Claims (2)
어드레스 변화를 검출하는 어드레스 변화 검출기와 다수의 메모리셀들과 상기 메모리셀들과 접속된 한쌍의 비트라인들과 상기 메모리셀들을 선택하는 다수의 워드라인들과 상기 한쌍의 비트라인의 단부에 접속된 프리차아지 회로를 구비한 반도체 메모리 장치의 프리차아지 펄스 발생 회로에 있어서, 상기 어드레스 변화검출기로부터 출력하는 펄스를 입력하여 반전 출력하는 인버어터 수단과, 상기 인버어터 수단과 접속되며 상기 어드레스 변화 검출기에서 출력하는 펄스의 최초변화 에지에서 즉시 상시 비트라인을 프리차아지하며 상기 펄스의 최초변화 후의 제2에지 변화로부터 소정시간 경과 후 프리차아지 종료를 하는 펄스를 발생하는 지연수단과, 지연수단과 접속되며 상기 지연수단의 출력을 확실하게 출력하도록 해 주는 버어퍼 수단과, 상기 어드레스 변화 검출기의 출력을 입력으로 하여 상기 지연수단을 충전하며 프리차아지 펄스 폭의 오동작을 방지하는 충전수단으로 구성함을 특징으로 하는 회로.An address change detector for detecting an address change, a plurality of memory cells, a pair of bit lines connected to the memory cells, a plurality of word lines for selecting the memory cells, and an end of the pair of bit lines. A precharge pulse generation circuit of a semiconductor memory device having a precharge circuit, comprising: an inverter means for inputting and inverting a pulse output from the address change detector, and the address change detector connected to the inverter means. Delay means for precharging the bit line immediately at the edge of the initial change of the pulse output from the signal and generating a pulse for terminating the precharge after a predetermined time has elapsed from the second edge change after the initial change of the pulse; A buffer means connected to and securely outputting the output of the delay means; And charging means for charging the delay means by inputting the output of the address change detector and preventing malfunction of the precharge pulse width.
상기 제1항에 있어서, 상기 어드레스 변화 검출기 출력신호의 반전 신호단에 워드라인 제조공정시 동일하게 제조되는 폴리실리콘 저항(42)을 연결하고 상기 폴리실리콘 저항(42)와 접지 사이에 캐패시터(44)를 연결하며, 상기 저항(42)와 캐패시터(44)의 접속점 B에 게이트 입력을 상기 어드레스 변화 검출기의 출력신호로 하여 상기 신호의 변화에 따라 트랜지스터의 소오스와 접속된 전원 공급전압을 상기 캐패시터(44)에 충전시켜 주는 모오스 트랜지스터(43)의 드레인과 연결하고, 상기 접속점 B에 출력단이 접속되도록 함을 특징으로 하는 회로.2. The capacitor of claim 1, wherein a polysilicon resistor (42) manufactured in the same manner in a word line manufacturing process is connected to an inverted signal terminal of the address change detector output signal, and a capacitor (44) is connected between the polysilicon resistor (42) and ground. And a power supply voltage connected to a source of a transistor according to the change of the signal by using a gate input as an output signal of the address change detector at a connection point B of the resistor 42 and the capacitor 44. Circuit connected to the drain of the MOS transistor (43) charged to the 44, and the output terminal is connected to the connection point (B).
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.