Claims (3)
기준전압 발생회로를 사용하는 반도체 소자의 지연회로에 있어서, 전원 및 접지간에 접속되며, 지연신호 및 다수의 기준전압신호를 입력으로 하는 제1지연수단과, 상기 전원 및 접지간에 접속되며, 상기 제1지연수단의 출력신호 및 상기 다수의 기준전압신호를 입력으로 하는 제2지연수단과, 상기 전원 및 접지간에 접속되며, 상기 제2지연수단의 출력신호 및 상기 다수의 기준전압신호를 입력으로 하는 제3지연수단과, 상기 전원 및 접지간에 접속되며, 상기 제3지연수단의 출력신호및 상기 다수의 기준전압신호를 입력으로 하는 제4지연수단으로 구성되는 것을 특징으로 하는 반도체 소자의 지연회로.A delay circuit of a semiconductor element using a reference voltage generator circuit, the delay circuit of which is connected between a power supply and a ground, and is connected between the first delay means for inputting a delay signal and a plurality of reference voltage signals, and between the power supply and the ground. A second delay means for inputting the output signal of the first delay means and the plurality of reference voltage signals, and the power supply and the ground, and receiving the output signal of the second delay means and the plurality of reference voltage signals as inputs. And a fourth delay means connected to a third delay means, the power supply and the ground, and the fourth delay means for inputting an output signal of the third delay means and the plurality of reference voltage signals.
제1항에 있어서, 상기 제1지연수단은 전원 및 접지간에 지연신호를 입력으로 하는 트랜지스터와, 기준전압신호를 입력으로 하는 NMOS 트랜지스터 및 기준전압신호를 입력으로 하는 PMOS 트랜지스터가 직렬로 접속되고, 노드(K1) 및 노드(K2)간에 접속되는 저항과, 상기 노드(K1) 및 접지간에 접속되는 캐피시터와, 상기 노드(K2) 및 접지간에 접속되는 캐패시터로 구성되는 것을 특징으로 하는 반도체 소자의 지연회로.2. The first delay means comprises: a transistor connected as a delay signal between a power supply and a ground, an NMOS transistor as a reference voltage signal and a PMOS transistor as a reference voltage signal in series, A delay of a semiconductor device comprising a resistor connected between a node K1 and a node K2, a capacitor connected between the node K1 and a ground, and a capacitor connected between the node K2 and a ground. Circuit.
제1항에 있어서, 상기 기준전압 발생회로는 전원 및 기준전압 출력단자간에 직렬로 접속되는 다수의 트랜지스터와, 상기 기준전압 출력단자 및 접지간에 접속되는 상기 기준전압 신호를 입력으로 하는 트랜지스터와, 상기 전원 및 기준전압 출력단자간에 병렬접속되는 트랜지스터 및 인에이블신호를 입력으로 하는 트랜지스터와, 상기 기준전압 출력단자 및 접지간에 상기 기준전압신호를 입력으로 하는 트랜지스터, 상기 전원을 입력으로 하는 트랜지시트 및 상기 인에이블신호를 입력으로 하는 트랜지스터가 직렬로 접속되는 것을 특징으로 하는 반도체 소자의 지연회로.2. The circuit of claim 1, wherein the reference voltage generating circuit includes a plurality of transistors connected in series between a power supply and a reference voltage output terminal, a transistor configured as an input of the reference voltage signal connected between the reference voltage output terminal and ground; A transistor for inputting a transistor and an enable signal connected in parallel between a power supply and a reference voltage output terminal; a transistor for inputting the reference voltage signal between the reference voltage output terminal and ground; a transistor sheet for inputting the power supply; And a transistor for inputting the enable signal is connected in series.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.