KR960024859A - 고성능 패리티 아키텍처를 구비하는 디스크 어레이 저장 시스템 - Google Patents

고성능 패리티 아키텍처를 구비하는 디스크 어레이 저장 시스템 Download PDF

Info

Publication number
KR960024859A
KR960024859A KR1019950052615A KR19950052615A KR960024859A KR 960024859 A KR960024859 A KR 960024859A KR 1019950052615 A KR1019950052615 A KR 1019950052615A KR 19950052615 A KR19950052615 A KR 19950052615A KR 960024859 A KR960024859 A KR 960024859A
Authority
KR
South Korea
Prior art keywords
parity
local bus
high speed
disk array
memory
Prior art date
Application number
KR1019950052615A
Other languages
English (en)
Other versions
KR100351964B1 (ko
Inventor
다불류 스튜워트 존
이이 게이트스 데니스
에이 디코닝 로드니
다불류 링크 커티스
Original Assignee
웨인 피이 베일리
심바이오스 로직 인코포레이팃드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 웨인 피이 베일리, 심바이오스 로직 인코포레이팃드 filed Critical 웨인 피이 베일리
Publication of KR960024859A publication Critical patent/KR960024859A/ko
Application granted granted Critical
Publication of KR100351964B1 publication Critical patent/KR100351964B1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1076Parity data used in redundant arrays of independent storages, e.g. in RAID systems
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/18Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1833Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

디스크 어레이 저장 서브 시스템용 고성능 스케일 가능한 하드웨어 아키텍처는 RAID 모드(0,3,4,5)를 지원한다. 아키텍처의 특징은 광재역폭의 패리티 계산 엔진, 전 속력의 PCI 버스에서 작동하는 버퍼된 PCI 인터페이스, 및 전용 로컬 메모리이다. 전용 로컬 메모리는 이중의 포트를 가지고 있어서 PCI 및 패리티 작동이 동시에 작동할 수 있다. 디스크 어레이 제어기 아키텍처는 제어기 프로세서 또는 그에 관련된 메모리와의 간섭없이 패리티 계산 및 메모리 블록의 이동이 진행되게 하므로, 제어기 프로세서가 어레이 과제의 제어를 자율로이 관리할 수 있도록 한다. 어레이 제어기의 콘피규레이션은 기억 I/O 장치와 로컬 메모기간의 데이터 블록의 이동에 대한 동시 작동, 주 SCSI 접속과 로컬 메모리간의 데이타 블록 이동, 패리티 계산, 및 정상적인 CPU메모리를 가저옴, 블록 이동을 위한 기다림 작동 및 패리티 과제를 위한 기다림 작동들을 허용한다.

Description

고성능 패리티 아키텍처를 구비하는 디스크 어레이 저장 시스템.
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 고성능 패리티 작용 아키텍처와 고속 PCI버스를 이용하는 개선된 디스크 어레이 시스템의 간단한 블럭도.

Claims (9)

  1. 호스트 컴퓨터 시스템으로부터 받은 데이터를 저장하고 상기 시스템에 저장된 데이터를 제공하는 디스크 어레이 시스템에 있어서, 제1고속 로컬 버스, 상기 제1고속 로컬 버스를 상기 호스트 컴퓨터 시스템에 연결하는 인터페이스 회로, 복수의 디스크 드라이브 부재, 상기 복수의 디스크 드라이브 부재를 상기 제1고속 로컬 버스에 연결하는 하나 이상의 인터페이스 회로, 상기 제1고속 로컬 버스에 연결된 패리티 보조 논이 회로, 로컬 메모리 기억 장치, 상기 로컬 메모리 기억장치를 가지고 있으며, 디스크 어레이 서입 작동 중 패리티 데이터의 계산을 위하여 필요한 상기 로컬 메모리에 상기 제2고속 로컬 버스를 거쳐 데이터를 제공하고, 상기 로컬 메모리에 저장된 데이터를 조작하여 상기 디스크 어레이 서입 작동 중 패리티를 결정하는, 상기 패리티 보조 논리는 상기 로컬 메모리 기억장치와 연결하는 제2고속 로컬 버스, 및 상기 제1고속 로컬 버스에 연결된 부품의 작동을 제어하는 상기 제1고속 로컬 버스에 연결된 프로세서를 포함하는 것을 특징으로 하는 디스크 어레이 시스템
  2. 제1항에 있어서, 상기 패리티 보조 논리는 패리티를 계산하는 패리티 보조엔진, 상기 패리트 보조엔진을 상기 제2고속 로컬 버스를 통하여 상기 로컬 메모리와 연결하는 이중 포트의 메모리 인터페이스, 및 상기 이중 포트의 메모리 인터페이스를 상기 제1로컬 버스와, 연결하는 인터페이스 회로를 구비하는 것을 특징으로 하는 디스크 어레이 시스템.
  3. 제2항에 있어서, 상기 패리티 보조 엔진은 배타적OR 회로를 구비하는 것을 특징으로 하는 디스크 어레이 시스템.
  4. 호스트 컴퓨터 시스템으로부터 받은 데이터를 저장하고, 상기 시스템에 저장된 데이터를 제공하는는 복수의 디스크 드라이브 부재를 포함하는 디스크 어레이 시스템용 디스크 어레이 제어기에 있어서, 제1고속 로컬 버스, 상기 제1고속 로컬 버스를 상기 호스트 컴퓨터 시스템에 연결하는 인터페이스 회로, 상기 복수의 디스크 드라이브 부재를 상기 제1고속 로컬 버스에 연결하는 하나 이상의 인터페이스 회로, 상기 제1고속 로컬 버스에 연결된 패리티 보조 논리 회로, 로컬메모리 기억장치, 상기 로컬 메모리 기억장치를 가지고 있으며, 디스크 어레이 서입 작동 중 패리티 데이터의 계산을 위하여 필요한 상기 로컬 메모리에 상기 제2고속 로컬 버스를 거쳐 데이터를 제공하고, 상기 로컬 메모리에 저장된 데치터를 조작하여 상기 디스크 어레이 서입 작동 중 패리티를 결정하는, 상기 패리티 보조 논리를 상기 로컬 메모리 기억장치와 연결하는 제2고속 로컬 버스, 및 상기 제1고속 로컬 버스에 연결된 부품의 작동을 제어하는 상기 제1고속 로컬 버스에 연결된 프로세서를 포함하는 것을 특징으로 하는 디스크 어레이 시스템.
  5. 제4항에 있어서, 상기 패리티 보조 논리는 패리티를 계산하는 패리티 보조 엔진;상기 패리트 보조 엔진을 상기 제2고속 로컬 버스를 통하여 상기 로컬 메모리와 연결하는 이중 포트의 메모리 인터페이스; 및 상기 이중 포트의 메모리 인터페이스를 상기 제1로컬 버스와 연결하는 인터페이스 회로를 구비하는 것을 특징으로 하는 디스크 어레이 시스템.
  6. 제5항에 있어서, 상기 패리틱 보조 엔진은 배타적 OR 회로를 구비하는 것을 특징으로 하는 디스크 어레이 시스템.
  7. 제1고속 로컬 버스; 상기 제1고속 로컬 버스를 상기 호스트 컴퓨터 시스템에 연결하는 인터페이스 회로; 상기 복수의 디스크 드라이브 부재를 상기 제1고속 로컬 버스에 연결하는 하나 이상의 인터페이스 회로; 및 상기 제1고속 로컬 버스에 연결된 부품의 작동을 제어하는 상기 제1고속 로컬 버스에 연결된 프로세서를 포함하는 디스크 어레이 시스템에 있어서, 상기 제1고속 로컬 버스에 연결된 패리티 보조 논리 회로, 로컬 메모리 기억 장치, 상기 로컬 메모리 기억장치를 가지고 있으며, 디스크 어레이 서입 작동 중 패리티 데이터의 계산을 위하여 필요한 상기 로컬 메모리에 상기 제2고속 로컬 버스를 거쳐 데이터를 제공하고, 상기 로컬 메모리에 저장된 데이터를 조작하여 상기 디스크 어레이 서입 작동 중 패리티를 결정하는, 상기 패리티 보조 논리를 상기 로컬 메모리 기억장치와 연결하는 제2고속 로컬 버스를 포함하는 것을 특징으로 하는 디스크 어레이 시스템.
  8. 제7항에 있어서, 상기 패리티 보조 논리는 패리티를 계산하는 패리티 보조 엔진, 상기 패리트 보조 엔진을 상기 제2고속 로컬 버스를 통하여 상기 로컬 메모리와 연결하는 이중 포트의 메모리 인터페이스, 및 상기 이중 포트이 메모리 인터페이스를 상기 제1로컬 버스와 연결하는 인터페이스 회로를 구비하는 것을 특징으로 하는 디스크 어레이 시스템.
  9. 제8항에 있어서, 상기 패리티 보조 엔진은 배타적 OR 회로를 구비하는 것을 특징으로 하는 디스크 어레이 시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950052615A 1994-12-16 1995-12-15 고성능 패리티 아키텍처를 구비하는 디스크 어레이 저장시스템 KR100351964B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/357,847 US5634033A (en) 1994-12-16 1994-12-16 Disk array storage system architecture for parity operations simultaneous with other data operations
US08/357847 1994-12-16
US08/357,847 1994-12-16

Publications (2)

Publication Number Publication Date
KR960024859A true KR960024859A (ko) 1996-07-20
KR100351964B1 KR100351964B1 (ko) 2002-12-26

Family

ID=23407284

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950052615A KR100351964B1 (ko) 1994-12-16 1995-12-15 고성능 패리티 아키텍처를 구비하는 디스크 어레이 저장시스템

Country Status (5)

Country Link
US (1) US5634033A (ko)
EP (1) EP0717357B1 (ko)
JP (1) JP3850478B2 (ko)
KR (1) KR100351964B1 (ko)
DE (1) DE69529728T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100467102B1 (ko) * 2002-05-28 2005-01-24 (주) 그레이프테크놀로지 데이터 저장 시스템

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0832456A1 (en) * 1995-05-22 1998-04-01 MTI Technology Corporation Disk array system including a dual-ported staging memory and concurrent redundancy calculation capability
US5774641A (en) * 1995-09-14 1998-06-30 International Business Machines Corporation Computer storage drive array with command initiation at respective drives
JP2981482B2 (ja) * 1995-12-06 1999-11-22 日本アイ・ビー・エム株式会社 データ記憶システム、データ転送方法及びデータ再構成方法
US5790773A (en) * 1995-12-29 1998-08-04 Symbios, Inc. Method and apparatus for generating snapshot copies for data backup in a raid subsystem
US5937174A (en) * 1996-06-28 1999-08-10 Lsi Logic Corporation Scalable hierarchial memory structure for high data bandwidth raid applications
US5881254A (en) * 1996-06-28 1999-03-09 Lsi Logic Corporation Inter-bus bridge circuit with integrated memory port
US5835694A (en) * 1996-12-06 1998-11-10 International Business Machines Corporation Raid-configured disk drive array wherein array control occurs at the disk drive level
US6065096A (en) * 1997-09-30 2000-05-16 Lsi Logic Corporation Integrated single chip dual mode raid controller
US6134630A (en) * 1997-11-14 2000-10-17 3Ware High-performance bus architecture for disk array system
US6694475B1 (en) * 1997-12-17 2004-02-17 Matsushita Electric Industrial Co., Ltd. Magnetic disk apparatus and method of data transfer
US6631477B1 (en) * 1998-03-13 2003-10-07 Emc Corporation Host system for mass storage business continuance volumes
US6122754A (en) * 1998-05-22 2000-09-19 International Business Machines Corporation Method and system for data recovery using a distributed and scalable data structure
US6173415B1 (en) 1998-05-22 2001-01-09 International Business Machines Corporation System for scalable distributed data structure having scalable availability
US6134623A (en) * 1998-08-21 2000-10-17 International Business Machines Corporation Method and system for taking advantage of a pre-stage of data between a host processor and a memory system
US6065083A (en) * 1998-08-21 2000-05-16 International Business Machines, Inc. Increasing I/O performance through storage of packetized operational information in local memory
GB2341715A (en) * 1998-09-17 2000-03-22 Springtek Limited Magnetic disk redundant array
US6425023B1 (en) 1999-03-24 2002-07-23 International Business Machines Corporation Method and system for gathering and buffering sequential data for a transaction comprising multiple data access requests
US6286074B1 (en) 1999-03-24 2001-09-04 International Business Machines Corporation Method and system for reading prefetched data across a bridge system
US6502157B1 (en) 1999-03-24 2002-12-31 International Business Machines Corporation Method and system for perfetching data in a bridge system
US6449678B1 (en) 1999-03-24 2002-09-10 International Business Machines Corporation Method and system for multiple read/write transactions across a bridge system
US6772108B1 (en) * 1999-09-22 2004-08-03 Netcell Corp. Raid controller system and method with ATA emulation host interface
US6542945B1 (en) * 1999-09-28 2003-04-01 Intel Corporation Instant configuration of a digital device
JP2001344076A (ja) * 2000-06-05 2001-12-14 Fujitsu Ltd ディスクアレイ装置
US6792567B2 (en) * 2001-04-30 2004-09-14 Stmicroelectronics, Inc. System and method for correcting soft errors in random access memory devices
TW560678U (en) * 2001-06-15 2003-11-01 Accusys Inc Floppy disk array device having large storage capacity
US20030131167A1 (en) * 2001-12-20 2003-07-10 Rankin Linda J. Node ID discovery
US6941408B2 (en) * 2002-09-30 2005-09-06 Lsi Logic Corporation Bus interface system with two separate data transfer interfaces
US20040068591A1 (en) * 2002-10-03 2004-04-08 Workman Michael Lee Systems and methods of multiple access paths to single ported storage devices
US20040123027A1 (en) * 2002-10-03 2004-06-24 Workman Michael Lee Systems and methods of multiple access paths to single ported storage devices
CN1296845C (zh) * 2003-01-24 2007-01-24 华为技术有限公司 一种磁盘存储系统
US7383381B1 (en) 2003-02-28 2008-06-03 Sun Microsystems, Inc. Systems and methods for configuring a storage virtualization environment
US7430568B1 (en) 2003-02-28 2008-09-30 Sun Microsystems, Inc. Systems and methods for providing snapshot capabilities in a storage virtualization environment
US7290168B1 (en) 2003-02-28 2007-10-30 Sun Microsystems, Inc. Systems and methods for providing a multi-path network switch system
US7236987B1 (en) 2003-02-28 2007-06-26 Sun Microsystems Inc. Systems and methods for providing a storage virtualization environment
JP4426261B2 (ja) * 2003-11-25 2010-03-03 株式会社日立製作所 チャネルアダプタ及びディスクアレイ装置
US8209551B2 (en) * 2008-02-15 2012-06-26 Intel Corporation Security for RAID systems
JP2009230608A (ja) * 2008-03-25 2009-10-08 Fuji Xerox Co Ltd 記憶システム、制御装置、画像形成装置、および制御プログラム
US8756371B2 (en) 2011-10-12 2014-06-17 Lsi Corporation Methods and apparatus for improved raid parity computation in a storage controller
US9086992B1 (en) 2012-06-08 2015-07-21 Digital Ordnance Storage, Inc. System and method for interconnecting storage elements

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5218689A (en) * 1988-08-16 1993-06-08 Cray Research, Inc. Single disk emulation interface for an array of asynchronously operating disk drives
AU630635B2 (en) * 1988-11-14 1992-11-05 Emc Corporation Arrayed disk drive system and method
US5206943A (en) * 1989-11-03 1993-04-27 Compaq Computer Corporation Disk array controller with parity capabilities
US5263145A (en) * 1990-05-24 1993-11-16 International Business Machines Corporation Method and means for accessing DASD arrays with tuned data transfer rate and concurrency
US5191584A (en) * 1991-02-20 1993-03-02 Micropolis Corporation Mass storage array with efficient parity calculation
US5345565A (en) * 1991-03-13 1994-09-06 Ncr Corporation Multiple configuration data path architecture for a disk array controller
US5257391A (en) * 1991-08-16 1993-10-26 Ncr Corporation Disk controller having host interface and bus switches for selecting buffer and drive busses respectively based on configuration control signals
JPH0820964B2 (ja) * 1991-09-13 1996-03-04 インターナショナル・ビジネス・マシーンズ・コーポレイション メモリ制御装置および方法
US5398253A (en) * 1992-03-11 1995-03-14 Emc Corporation Storage unit generation of redundancy information in a redundant storage array system
US5469566A (en) * 1992-03-12 1995-11-21 Emc Corporation Flexible parity generation circuit for intermittently generating a parity for a plurality of data channels in a redundant array of storage units
US5375217A (en) * 1992-03-25 1994-12-20 Ncr Corporation Method and apparatus for synchronizing disk drive requests within a disk array
US5418925A (en) * 1992-10-23 1995-05-23 At&T Global Information Solutions Company Fast write I/O handling in a disk array using spare drive for buffering
US5392244A (en) * 1993-08-19 1995-02-21 Hewlett-Packard Company Memory systems with data storage redundancy management

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100467102B1 (ko) * 2002-05-28 2005-01-24 (주) 그레이프테크놀로지 데이터 저장 시스템

Also Published As

Publication number Publication date
JPH08235754A (ja) 1996-09-13
DE69529728D1 (de) 2003-04-03
US5634033A (en) 1997-05-27
DE69529728T2 (de) 2003-11-20
JP3850478B2 (ja) 2006-11-29
EP0717357A2 (en) 1996-06-19
KR100351964B1 (ko) 2002-12-26
EP0717357B1 (en) 2003-02-26
EP0717357A3 (en) 1997-05-28

Similar Documents

Publication Publication Date Title
KR960024859A (ko) 고성능 패리티 아키텍처를 구비하는 디스크 어레이 저장 시스템
US5668971A (en) Posted disk read operations performed by signalling a disk read complete to the system prior to completion of data transfer
US20060212651A1 (en) Mass storage controller with apparatus and method for extending battery backup time by selectively providing battery power to volatile memory banks not storing critical data
US4868734A (en) Variable rate improvement of disc cache subsystem
US5694581A (en) Concurrent disk array management system implemented with CPU executable extension
US20080244295A1 (en) Method of saving power consumed by a storage system
US6141312A (en) Optical tape drive that performs direct read after write operations
KR20050005553A (ko) 내부 캐쉬 및/또는 메모리 액세스 예측을 지닌 메모리 허브
EP1023658A1 (en) Integrated single chip dual mode raid controller
DE69131728T2 (de) Speicherungssystem für binäre rechner mit hoher geschwindigkeit, hoher kapazität, fehlertoleranz und fehlerkorrektur
US20120303855A1 (en) Implementing storage adapter performance optimization with hardware accelerators offloading firmware for buffer allocation and automatically dma
KR20070037289A (ko) Raid 시스템 및 그 리빌드/카피백 처리 방법
JP2003015825A (ja) 多重パスi/o要求機構を有するデータ処理システム
CN100449471C (zh) 磁盘接口处理器以及磁盘操作命令的处理方法
US20090235249A1 (en) Virtual computer system and method of controlling the same
US7647485B2 (en) Data processing system for debugging utilizing halts in a parallel device
US5734900A (en) Information handling system including efficient power on initialization
KR20000008845A (ko) 컴퓨터 시스템의 부팅방법
JP2007310467A (ja) ストレージシステム及びその構成変更方法
Park et al. Low Overhead PIM-to-PIM Communication on PCIe-based Multi-PIM Platforms for Executing Large-Scale AI Models
KR100336743B1 (ko) 데이터처리회로
JPH0444146A (ja) 入出力制御装置のエミュレート処理方式
JPH11184726A (ja) ディスク装置の故障診断方法
JPH0418649A (ja) バッファメモリ制御方式
KR19980022122U (ko) 램을 이용한 가상 기억장치

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050718

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee