JP2007310467A - ストレージシステム及びその構成変更方法 - Google Patents

ストレージシステム及びその構成変更方法 Download PDF

Info

Publication number
JP2007310467A
JP2007310467A JP2006136486A JP2006136486A JP2007310467A JP 2007310467 A JP2007310467 A JP 2007310467A JP 2006136486 A JP2006136486 A JP 2006136486A JP 2006136486 A JP2006136486 A JP 2006136486A JP 2007310467 A JP2007310467 A JP 2007310467A
Authority
JP
Japan
Prior art keywords
fiber channel
board
controller
storage system
disk drives
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006136486A
Other languages
English (en)
Other versions
JP4892275B2 (ja
Inventor
Hiroshi Suzuki
弘志 鈴木
Tomokazu Yokoyama
智一 横山
Masato Ogawa
正人 小川
Tetsuya Inoue
哲也 井上
Hiromi Matsushige
博実 松重
Masamitsu Kurokawa
雅光 黒川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2006136486A priority Critical patent/JP4892275B2/ja
Priority to US11/477,447 priority patent/US7577775B2/en
Publication of JP2007310467A publication Critical patent/JP2007310467A/ja
Application granted granted Critical
Publication of JP4892275B2 publication Critical patent/JP4892275B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0602Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604Improving or facilitating administration, e.g. storage management
    • G06F3/0607Improving or facilitating administration, e.g. storage management by facilitating the process of upgrading existing storage systems, e.g. for improving compatibility between host and storage device
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0628Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629Configuration or reconfiguration of storage systems
    • G06F3/0635Configuration or reconfiguration of storage systems by changing the path, e.g. traffic rerouting, path reconfiguration
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0668Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671In-line storage system
    • G06F3/0683Plurality of storage devices
    • G06F3/0689Disk arrays, e.g. RAID, JBOD

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Debugging And Monitoring (AREA)

Abstract

【課題】ディスクドライブを無停止稼動させたまま、且つ信頼性を損ねることなくストレージシステムの構成を変更する。
【解決手段】ストレージシステム600は、複数のディスクドライブ330と、複数のディスクドライブ330へのデータの読み書きを制御する一つ以上のコントローラボード141と、コントローラボード141と複数のディスクドライブ330との間のパス切り替えを制御するファイバチャネルスイッチングボード700と、を備える。ファイバチャネルスイッチングボード700は、制御信号ケーブル900がファイバチャネルスイッチングボード700に接続しているか否かを示す接続確認信号に基づいて、コントローラボード141とディスクドライブ330との間の制御信号系統を調整する制御論理回路1000を有する。
【選択図】図6

Description

本発明はストレージシステム及びその構成変更方法に関する。
ディスクアレイ装置は、複数のディスクドライブをアレイ状に配設して構成されるもので、RAID(Redundant Array of Independent Inexpensive Disks)構成された論理的な記憶領域をホスト計算機に提供する。複数のディスクドライブが提供する物理的な記憶領域上には、少なくとも1つ以上の論理ユニットが形成され、この論理ユニットがホスト計算機に提供される。ホスト計算機は、論理ユニットに対してライトアクセスやリードアクセスを行うことができる。
ディスクアレイ装置は、データを格納するためのディスクドライブと、ディスクドライブへのデータの読み書きを制御するためのディスク制御部とを備えている。ディスク制御部は、データ転送を制御するためのマイクロプロセッサを搭載するコントローラボードを一つ以上実装している。コントローラボードとディスクドライブとを接続するためのインタフェースとして、ファイバチャネルインタフェースが知られている。ファイバチャネルインタフェースは、ANSIのX3T11委員会によって標準化が進められているシリアルインタフェースである。
ディスクドライブに格納されるデータを伝送するファイバチャネルケーブルと、複数のディスクドライブとの間の接続切り替えを制御するデバイスとして、ファイバチャネルスイッチなどの光ファイバ回線切替え装置が用いられている。
特開平6−232813号公報には、光ファイバ回線切替え装置について開示されている。
特開平6−232813号公報
ところで、ディスクアレイ装置の高性能化及び大容量化が進展する中でユーザの使用目的に応じて、ディスクアレイ装置のシステム構成を自在に変更できる機能が要求されている。しかも、ディスクドライブを無停止稼動させたまま、且つ信頼性を損ねることなく、システム構成を変更する機能が求められている。
従来では、モデル毎に専用のファイバチャネルスイッチングボードを用意しており、ストレージシステムの構成を変更するには、ファイバチャネルスイッチングボードを差し替える必要があった。このため、ファイバチャネルスイッチングボードを別のものと混同して挿し間違えることがあり、障害発生の原因になっていた。また、ファイバチャネルスイッチングボードを差し替えるには、ディスクドライブの運転を一時的に停止する必要があり、ディスクドライブを無停止稼動のままシステム構成を変更することはできなかった。
本発明の目的は、ディスクドライブを無停止稼動させたまま、且つ信頼性を損ねることなくシステム構成を変更できるストレージシステム及びその構成変更方法を提供することにある。
上記の課題を解決するため、本発明のストレージシステムは、複数のディスクドライブと、複数のディスクドライブへのデータの読み書きを制御する一つ以上のコントローラボードと、コントローラボードと複数のディスクドライブとの間のパス切り替えを制御するファイバチャネルスイッチングボードと、コントローラボードとファイバチャネルスイッチングボードとを接続する一つ以上の制御信号ケーブルと、を備える。ファイバチャネルスイッチングボードは、制御信号ケーブルがファイバチャネルスイッチングボードに接続しているか否かを示す接続確認信号に基づいて、コントローラボードとディスクドライブとの間の制御信号系統を調整する制御論理回路を有する。
ここで、制御論理回路は、一つ以上のコントローラボードと一つ以上のファイバチャネルスイッチングボードとの間の接続状態の組み合わせに応じて、コントローラボードとディスクドライブとの間の制御信号系統を調整する。
制御論理回路は、一つ以上のコントローラボードと一つ以上のファイバチャネルスイッチングボードとの間の接続状態の組み合わせに基づいて、複数のディスクドライブの制御を一つのコントローラボードが担当するのか、或いは複数のコントローラボードが担当するのかを設定してもよい。
本発明に係るストレージシステムの構成変更方法は、複数のディスクドライブと、複数のディスクドライブへのデータの読み書きを制御する一つ以上のコントローラボードと、コントローラボードと複数のディスクドライブとの間のパス切り替えを制御するファイバチャネルスイッチングボードとを備えるストレージシステムの構成を変更するための方法であって、コントローラボードとファイバチャネルスイッチボードとを制御信号ケーブルを介して接続し、制御信号ケーブルがファイバチャネルスイッチングボードに接続しているか否かを示す接続確認信号に基づいて、コントローラボードとディスクドライブとの間の制御信号系統を調整する。
本発明によれば、ディスクドライブを無停止稼動させたまま、且つ信頼性を損ねることなくストレージシステムの構成を変更できる。
以下、各図を参照しながら本発明の実施形態について説明する。
図1は本実施例に係るストレージシステム600のハードウェア構成を示している。ストレージシステム600は、主に、記憶制御装置100と記憶装置300とから構成される。記憶制御装置100は、例えば、ホスト計算機200から受信したコマンドに応答して記憶装置300へのデータの入出力制御を行う。また、記憶制御装置100は、管理サーバ410から受信したコマンドに応答してストレージシステム600の構成情報の設定又は変更等の各種の処理を行う。
ホスト計算機200は、例えば、パーソナルコンピュータ、ワークステーション、或いはメインフレームコンピュータ等の上位装置である。ホスト計算機200は、SAN500を介して記憶制御装置100と通信可能に接続されている。SAN500は、記憶装置300が提供する記憶資源におけるデータの管理単位であるブロックを単位として、ホスト計算機200との間でデータの送受信を行うためのストレージネットワークである。SAN500を介してホスト計算機200と記憶制御装置100との間で行われる通信プロトコルは、例えば、ファイバチャネルプロトコルである。
ここで、ホスト計算機200と記憶制御装置100との間は、必ずしも、SAN500を介して接続されている必要はなく、LAN(Local Area Network)を介して接続されていてもよく、或いは、ネットワークを介さずに直接に接続されていてもよい。LANを介して接続される場合には、例えば、TCP/IP(Transmission Control Protocol/Internet Protocol)に従って通信を行うこともできる。ホスト計算機200と記憶制御装置100との間を、ネットワークを介さずに直接接続する場合には、例えば、FICON(Fibre Connection)(登録商標)、ESCON(Enterprise System Connection) (登録商標)、ACONARC(Advanced Connection Architecture)(登録商標)、FIBARC(Fibre Connection Architecture)(登録商標)等の通信プロトコルに従って、通信を行ってもよい。
管理サーバ410は、外部LAN400を介して管理端末160と接続されている。外部LAN400は、例えば、インターネット或いは専用線等で構成される。外部LAN400を介して行われる、管理サーバ410と管理端末160との間の通信は、例えば、TCP/IP等の通信プロトコルによって行われる。
記憶装置300は、複数のディスクドライブ330を備えている。ディスクドライブ330は、例えば、ATA(Advanced Technology Attachment)ディスクドライブ、SCSI(Small Computer System Interface)ディスクドライブ、ファイバチャネルディスクドライブ等のハードディスクドライブである。アレイ状に配列された複数のディスクドライブ330によって、RAID(Redundant Arrays of Inexpensive Disks)を構成することも可能である。ディスクドライブ330により提供される物理的な記憶領域である物理ボリュームには、論理デバイスを定義することができる。記憶制御装置100と記憶装置300との間は、ネットワークを介さずに直接に接続してもよく、或いはネットワークを介して接続してもよい。或いは、記憶装置300と記憶制御装置100を一体構成としてもよい。
記憶制御装置100は、チャネル制御部110、共有メモリ120、キャッシュメモリ130、ディスク制御部140、管理端末160、及び相互結合網162を備える。
記憶制御装置100は、チャネル制御部110により、SAN500を介してホスト計算機200との間の通信を行う。チャネル制御部110は、ホスト計算機200との間でデータ入出力コマンド等を送受信する機能を備える。各々のチャネル制御部110は、管理端末160と共に内部LAN(共有バス)161を介して接続されている。かかる構成により、チャネル制御部110に実行させるマイクロプログラム等を管理端末160からインストールすることが可能である。
相互結合網162は、チャネル制御部110、共有メモリ120、キャッシュメモリ130、ディスク制御部140、及び管理端末160を相互に接続する。チャネル制御部110、共有メモリ120、キャッシュメモリ130、ディスク制御部140、及び管理端末160の間におけるデータやコマンドの送受信は、相互結合網162を介して行われる。相互結合網162は、例えば、クロスバスイッチ等で構成される。
共有メモリ120とキャッシュメモリ130は、それぞれチャネル制御部110とディスク制御部140とによって共有されるメモリ装置である。共有メモリ120は、主として、リソースの構成情報や各種コマンド等を記憶するために利用される。キャッシュメモリ130は、主として、ディスクドライブ330に読み書きされるデータを一時的に記憶するために利用される。
例えば、あるチャネル制御部110がホスト計算機200から受信したデータ入出力要求が書き込みコマンドであった場合には、チャネル制御部110は、書き込みコマンドを共有メモリ120に書き込むと共に、ホスト計算機200から受信した書き込みデータをキャッシュメモリ130に書き込む。
一方、ディスク制御部140は、共有メモリ120を常時監視しており、共有メモリ120に書き込みコマンドが書き込まれたことを検出すると、そのコマンドに従って、キャッシュメモリ130からダーティデータを読み出して、これを物理ディスクドライブ300にデステージする。
また、あるチャネル制御部110がホスト計算機200から受信したデータ入出力要求が読み出しコマンドであった場合には、読み出し対象となるデータがキャッシュメモリ130に存在するかどうかを調べる。ここで、読み出し対象となるデータがキャッシュメモリ130に存在すれば、チャネル制御部110は、そのデータをキャッシュメモリ130から読み取って、ホスト計算機200に送信する。
一方、読みだし対象となるデータがキャッシュメモリ130に存在しない場合には、チャネル制御部110は、読み出しコマンドを共有メモリ120に書き込む。ディスク制御部140は、共有メモリ120を常時監視しており、読み出しコマンドが共有メモリ120に書き込まれたことを検出すると、ディスク制御部140は、記憶装置300から読みだし対象となるデータを読み出して、これをキャッシュメモリ130に書き込むと共に、その旨を共有メモリ120に書き込む。すると、チャネル制御部110は読みだし対象となるデータがキャッシュメモリ130に書き込まれたことを検出し、そのデータをキャッシュメモリ130から読み出して、ホスト計算機200に送信する。
このように、チャネル制御部110とディスク制御部140との間では、キャッシュメモリ130を介してデータの送受信が行われる。キャッシュメモリ130には、ディスクドライブ330に記憶されるデータのうち、チャネル制御部110やディスク制御部140によって、読み書きされるデータが一時的に書き込まれる。
ディスク制御部140は、データを記憶する複数のディスクドライブ330と通信可能に接続され、記憶装置300の制御を行う。例えば、上述のように、チャネル制御部110がホスト計算機200から受信したデータ入出力要求に応じて、ディスクドライブ330に対してデータの読み書きを行う。
各ディスク制御部140は管理端末160と共に内部LAN161で接続されており、相互に通信を行うことが可能である。これにより、ディスク制御部140に実行させるマイクロプログラム等を管理端末160から送信しインストールすることが可能となっている。
管理端末160は、ストレージシステム600を管理するためのコンピュータである。システム管理者は管理端末160を操作することにより、例えば、ディスクドライブ330の構成の設定、ホスト計算機200とチャネル制御部110との間のパスの設定、チャネル制御部110やディスク制御部140において実行されるマイクロプログラムのインストール等を行うことができる。ここで、ディスクドライブ330の構成の設定とは、例えば、ディスクドライブ330の増設或いは減設、RAID構成の変更(例えば、RAID1からRAID5への変更)等をいう。更に、管理端末160からは、ストレージシステム600の動作状態の確認や故障部位の特定、チャネル制御部110で実行されるオペレーティングシステムのインストール等の作業を行うこともできる。これら各種の設定や制御は、管理端末160が備えるユーザインターフェースを通じて行うことができる。
図2はディスクドライブ330のバックインタフェースを示すシステム構成図である。ディスク制御部140は、ファイバチャネルケーブル800及び制御信号ケーブル900を介して記憶装置300に接続している。ディスク制御部140は、ファイバチャネルインタフェースを制御するための一つ以上のコントローラボード141を備える。コントローラボード141は、ファイバチャネルケーブル800を接続するためのポート142と、制御信号ケーブル900を接続するためのポート143とを備える。
記憶装置300は、RAIDグループ340を構成するための複数のディスクドライブ330と、ファイバチャネルケーブル800とディスクドライブ330との間の接続切り替えを制御するための複数のファイバチャネルスイッチボード700とを備える。RAIDグループ340は、例えば、4つのディスクドライブ330を一組としてグループ化することにより(3D+1P)、或いは8つのディスクドライブ330を一組としてグループ化することにより(7D+1P)、構成される。即ち、複数のディスクドライブ330のそれぞれが提供する記憶領域が集合して一つのRAIDグループ340が形成される。
ファイバチャネルスイッチボード700は、ファイバチャネルケーブル800を接続するためのポート751と、制御信号ケーブル900を接続するためのポート752と、ファイバチャネルケーブル800とディスクドライブ330との間の接続切り替えを制御するためのファイバチャネルスイッチ710と、ファイバチャネルスイッチ710を制御するための制御回路720とを備える。制御回路720は、コントローラボード141から制御信号ケーブル900を介して伝送される制御信号に基づいてファイバチャネルスイッチ710を制御する。
次に、図3乃至図5を参照しながらストレージシステム600の構成変更について説明する。
図3はストレージシステム600の基本モデルを示す。コントローラボード141は、ファイバチャネルスイッチボード700に接続している(n+1)台のディスクドライブ330のそれぞれ(番号#00〜#0nのディスクドライブ330のそれぞれ)へのデータの読み書きを制御する。ファイバチャネルスイッチボード700は、コントローラボード141からの指示に基づいて、ファイバチャネルケーブル800をアクセス先のディスクドライブ330に接続切り替えする。
図4はストレージシステム600のスタンダードモデルを示す。コントローラボード141は、ファイバチャネルスイッチボード700に接続している2(n+1)台のディスクドライブ330のそれぞれ(番号#00〜#0n,番号#10〜#1nのディスクドライブ330のそれぞれ)へのデータの読み書きを制御する。スタンダードモデルは、大記憶容量の記憶資源をホスト計算機に提供するストレージシステム600を低コストで実現することを目的とするシステム構成である。基本モデルのストレージシステム600に複数のディスクドライブ330を更に追加することにより、ストレージシステム600のシステム構成をスタンダードモデルに変更できる。ストレージシステム600は、ホスト計算機からのデータアクセスを24時間いつでも受け付けることが必要なので、基本モデルからスタンダードモデルへの変更は、ファイバチャネルスイッチボード700に接続済みのディスクドライブ330(番号#00〜#0nのディスクドライブ330)を無停止稼動させたままの状態で、ディスクドライブ330(番号#10〜#1nのディスクドライブ330)を新たに追加することにより行われる。
但し、一つのコントローラボード141が制御するディスクドライブ330の台数がある一定数を超えると、コントローラボード141の負荷が過大となり、データ転送速度が低下する。複数のコントローラ141が分担してディスクドライブ330を制御することにより、一つあたりのコントローラ141の負担を軽減し、データ転送速度を向上させるシステム構成として、次に説明するハイパフォーマンスモデルがある。
図5はストレージシステム600のハイパフォーマンスモデルを示す。ハイパフォーマンスモデルでは、複数のコントローラボード141,147がディスクドライブ330の制御を分担処理するので、負荷を分散させることが可能となる。コントローラボード141は、番号#00〜#0nのディスクドライブ330の制御を担当し、コントローラボード147は、番号#10〜#1nのディスクドライブ330の制御を担当する。ハイパフォーマンスモデルは、データ転送速度の向上を目的とするシステム構成である。
次に、図6乃至図10を参照しながら本実施形態に係るファイバチャネルスイッチボード700の詳細構成について説明を加える。図2に示す符号と同一符号のデバイスは、同一のデバイスを示すものとして、その詳細な説明を省略する。
図6はスタンダードモデルにおけるストレージシステム600のシステム構成を示す。スタンダードモデルでは、一つのコントローラボード141が2(n+1)台のディスクドライブ330のそれぞれ(番号#00〜#0n,#10〜#1nのディスクドライブ330のそれぞれ)へのデータアクセスを制御する。
コントローラボード141は、ファイバチャネルケーブル800の接続切り替えを制御するファイバチャネルスイッチ145と、制御信号ケーブル900に制御信号を伝送するファイバチャネル制御部146と、ファイバチャネルスイッチ145及びファイバチャネル制御部146をそれぞれ制御するマイクロプロセッサ144を備える。
ファイバチャネルケーブル800は、信号線801を含む。制御信号ケーブル900は制御信号線901,902と、コネクト信号線903とを含む。
ファイバチャネルスイッチボード700は、複数のファイバチャネルスイッチ710,730,複数の制御回路720,740,制御信号線901〜902,905〜906,コネクト信号903,907,制御論理回路1000,トライステートバッファ1001〜1004,OR回路1005,バッファ1006〜1007,複数のポート751〜754を備える。
ポート751は、コントローラボード141からのファイバチャネルケーブル800を接続する。ポート752は、コントローラボード141からの制御信号ケーブル900を接続する。ポート753は、後述するコントローラボード147からのファイバチャネルケーブル803を接続する(図7参照)。ポート754は、後述するコントローラボード147からの制御信号ケーブル904を接続する(図7参照)。ファイバチャネルスイッチ710とファイバチャネルスイッチ730とは、信号線802を介して相互に接続されている。
スタンダードモデルでは、制御回路720は、制御信号線901,902を介して伝送される制御信号に基づいて、ファイバチャネルスイッチ710を制御し、制御回路740は、制御信号線901,902を介して伝送される制御信号に基づいて、ファイバチャネルスイッチ730を制御する。
また、スタンダードモデルでは、コントローラボード141は、ファイバチャネルスイッチ710を介して番号#00〜#0nのディスクドライブ330にアクセスすることもできるし、ファイバチャネルスイッチ710、信号線802、及びファイバチャネルスイッチ730を介して番号#10〜#1nのディスクドライブ330にアクセスすることもできる。
制御論理回路1000は、それぞれのコネクト信号線903,907から出力される接続確認信号の論理値の組み合わせに基づいて、トライステートバッファ1001〜1004を制御する。接続確認信号とは、ファイバチャネルケーブル800がポート751に接続されているか否か、ファイバチャネルケーブル803がポート753に接続されているか否かを検出するための信号である。本実施形態では、制御信号ケーブル900がポート752に接続されている場合には、コネクト信号線903から出力される接続確認信号の信号電位はローレベルであるのに対し、制御信号ケーブル900がポート752に接続されていない場合には、コネクト信号線903から出力される接続確認信号の信号電位はハイレベルであるものとする。コネクト信号線904から出力される接続確認信号の信号電位についても同様である。
スタンダードモデルでは、コネクト信号線903から出力される信号電位はローレベルであるのに対し、コネクト信号線907から出力される信号電位はハイレベルである。すると、それぞれのトライステートバッファ1001,1002,1004に入力されるイネーブル信号は、ハイレベルとなる一方、トライステートバッファ1003に入力されるイネーブル信号は、ローレベルとなる。これにより、それぞれのトライステートバッファ1001,1002,1004は、低インピーダンス状態になる一方、トライステートバッファ1003は、高インピーダンス状態になる。つまり、制御回路720,740は、制御信号線901,902を介して外部回路(コントローラボード141)に接続する一方、制御回路720,740は、外部回路(後述するコントローラボード147)から切り離された状態になる。
図7はハイパフォーマンスモデルにおけるストレージシステム600のシステム構成を示す。ハイパフォーマンスモデルでは、コントローラボード141が(n+1)台のディスクドライブ330のそれぞれ(番号#00〜#0nのディスクドライブ330のそれぞれ)へのデータアクセスを制御し、コントローラボード147が(n+1)台のディスクドライブ330のそれぞれ(番号#10〜#1nのディスクドライブ330のそれぞれ)へのデータアクセスを制御する。
コントローラボード147は、ファイバチャネルケーブル803の接続切り替えを制御するファイバチャネルスイッチ151と、制御信号ケーブル904に制御信号を伝送するファイバチャネル制御部152と、ファイバチャネルスイッチ151及びファイバチャネル制御部152をそれぞれ制御するマイクロプロセッサ150を備える。
ファイバチャネルケーブル803は、信号線804を含む。制御信号ケーブル904は制御信号線905,906と、コネクト信号線907とを含む。
ハイパフォーマンスモデルでは、制御回路720は、制御信号線901,902を介して伝送される制御信号に基づいて、ファイバチャネルスイッチ710を制御する一方、制御回路740は、制御信号線905,906を介して伝送される制御信号に基づいて、ファイバチャネルスイッチ730を制御する。
また、ハイパフォーマンスモデルでは、コントローラボード141は、ファイバチャネルスイッチ710を介して番号#00〜#0nのディスクドライブ330にアクセスする一方、コントローラボード147は、ファイバチャネルスイッチ730を介して番号#10〜#1nのディスクドライブ330にアクセスする。
更に、ハイパフォーマンスモデルでは、それぞれのコネクト信号線903,907から出力される信号電位はローレベルである。すると、それぞれのトライステートバッファ1001,1003に入力されるイネーブル信号は、ハイレベルとなる一方、トライステートバッファ1002,1004に入力されるイネーブル信号は、ローレベルとなる。これにより、それぞれのトライステートバッファ1001,1003は、低インピーダンス状態になる一方、トライステートバッファ1002,1004は、高インピーダンス状態になる。つまり、制御回路720は、制御信号線901,902を介して外部回路(コントローラボード141)に接続する一方、制御回路740は、外部回路(コントローラボード147)に接続する。
次に、図8乃至図10を参照しながら、コネクト信号線903,907から出力される接続確認信号に基づいてトライステートバッファ1001〜1004を制御する制御論理回路1000の詳細について説明する。
制御論理回路1000は、電圧Vccにプルアップされたダイオード1020,1030、インバータ1041,1043、及びバッファ1042を備える。制御論理回路1000は、図10に示す真理値表に基づいてトライステートバッファ1001〜1004を制御する。
図8に示すようにスタンダードモデルでは、コネクト信号線903の信号電位はローレベルとなり、コネクト信号線907の信号電位はハイレベルとなる。インバータ1041の出力電位EN1はハイレベルとなるので、トライステートバッファ1001は、低インピーダンス状態になる。バッファ1042の出力電位EN2はハイレベルとなるので、トライステートバッファ1002は、低インピーダンス状態になる。インバータ1043の出力電位EN3はローレベルとなるので、トライステートバッファ1003は、高インピーダンス状態になる。
図9に示すようにハイパフォーマンスモデルでは、それぞれのコネクト信号線903,907の信号電位は何れもローレベルとなる。インバータ1041の出力電位EN1はハイレベルとなるので、トライステートバッファ1001は、低インピーダンス状態になる。バッファ1042の出力電位EN2はローレベルとなるので、トライステートバッファ1002は、高インピーダンス状態になる。インバータ1043の出力電位EN3はハイレベルとなるので、トライステートバッファ1003は、低インピーダンス状態になる。
このように、制御論理回路1000は、一つ以上のコントローラボード141,147と一つ以上のファイバチャネルスイッチングボード700との間の接続状態の組み合わせに応じてコントローラボード141,147とディスクドライブ330との間の制御信号系統(制御信号線901,902,905,906,制御回路720,740等を含む信号系統)を調整する。
スタンダードモデルからハイパフォーマンスモデルへの変更手順を以下に示す。
(1)ストレージシステム600の構成情報を管理する管理端末160は、番号#10〜#1nのディスクドライブ330の制御担当をコントローラボード141からコントローラボード147に変更する。
(2)番号#00〜#0nのディスクドライブ330が稼動している最中に、コントローラボード147をファイバチャネルスイッチボード700に接続する。
(3)制御回路720は、コントローラボード141のアクセス先が番号#00〜#0nのディスクドライブ330になるようにファイバチャネルスイッチ710を設定する。
(4)制御回路730は、コントローラボード147のアクセス先が番号#10〜#1nのディスクドライブ330になるようにファイバチャネルスイッチ730を設定する。
次に、図11乃至図16を参照しながらストレージシステム600の各種構成について説明する。
図11はスタンダードモデルの変形例1を示す。コントローラボードCTL1は、スタンダードモデルのシステム構成に基づいて、番号#00〜#0x,#10〜#1xのディスクドライブ330の制御を担当する。コントローラボードCTL2は、スタンダードモデルのシステム構成に基づいて、番号#20〜#2x,#30〜#3xの制御を担当する。
図12はスタンダードモデルとハイパフォーマンスモデルとが混載する混載例1を示す。コントローラボードCTL1は、スタンダードモデルのシステム構成に基づいて、番号#00〜#0x,#10〜#1xのディスクドライブ330の制御を担当する。コントローラボードCTL3は、ハイパフォーマンスモデルのシステム構成に基づいて、番号#20〜#2xの制御を担当する。コントローラボードCTL4は、ハイパフォーマンスモデルのシステム構成に基づいて、番号#30〜#3xのディスクドライブ330の制御を担当する。
図13はスタンダードモデルの変形例2を示す。コントローラボードCTL1は、スタンダードモデルのシステム構成に基づいて、番号#00〜#0x,#10〜#1x,#n−20〜#n−2xのディスクドライブ330の制御を担当する。コントローラボードCTL2は、スタンダードモデルのシステム構成に基づいて、番号#20〜#2x,#30〜#3xの制御を担当する。
図14はハイパフォーマンスモデルの変形例1を示す。コントローラボードCTL1は、ハイパフォーマンスモデルのシステム構成に基づいて、番号#00〜#0xのディスクドライブ330の制御を担当する。コントローラボードCTL2は、ハイパフォーマンスモデルのシステム構成に基づいて、番号#10〜#1xのディスクドライブ330の制御を担当する。コントローラボードCTL3は、ハイパフォーマンスモデルのシステム構成に基づいて、番号#20〜#2xのディスクドライブ330の制御を担当する。コントローラボードCTL4は、ハイパフォーマンスモデルのシステム構成に基づいて、番号#30〜#3xのディスクドライブ330の制御を担当する。
図15はスタンダードモデルとハイパフォーマンスモデルとが混載する混載例2を示す。コントローラボードCTL1は、スタンダードモデルのシステム構成に基づいて、番号#00〜#0x,#10〜#1x,#20〜#2xのディスクドライブ330の制御を担当する。コントローラボードCTL4は、ハイパフォーマンスモデルのシステム構成に基づいて、番号#30〜#3xの制御を担当する。
図16はハイパフォーマンスモデルの変形例2を示す。コントローラボードCTL1は、ハイパフォーマンスモデルのシステム構成に基づいて、番号#00〜#0xのディスクドライブ330の制御を担当する。コントローラボードCTL2は、ハイパフォーマンスモデルのシステム構成に基づいて、番号#10〜#1xのディスクドライブ330の制御を担当する。コントローラボードCTL(n−2)は、ハイパフォーマンスモデルのシステム構成に基づいて、番号#n−20〜#n−2xのディスクドライブ330の制御を担当する。コントローラボードCTL(n−1)は、ハイパフォーマンスモデルのシステム構成に基づいて、番号#n−10x〜#n−1xのディスクドライブ330の制御を担当する。コントローラボードCTLnは、ハイパフォーマンスモデルのシステム構成に基づいて、番号#n0x〜#nxのディスクドライブ330の制御を担当する。
本実施形態のファイバチャネルスイッチングボード700によれば、コントローラボード141,147の着脱状態を示すコネクト信号線903,907の信号電位に基づいてストレージシステム600の構成変更を行うので、ディスクドライブ330を無停止稼動させたままの状態で、システム構成を変更できる。しかも、ストレージシステム600を構成変更する際に、ファイバチャネルスイッチングボード700を差し替える必要がないので、信頼性を損ねることなく、システム構成を変更できる。
また、HDDアクセスを制御しているマイクロプロセッサによりパス切り替えが可能になるので、使用中パスに障害を引き起こすことがない。また、ファイバチャネルスイッチングボード700は、スタンダードモデルとハイパフォーマンスモデルの何れにも使用できるので、システム障害時における、ファイバチャネルスイッチングボード700の交換及びシステム構成変更の作業は容易である。また、ファイバチャネルスイッチングボード700は、スタンダードモデルとハイパフォーマンスモデルの何れにも使用できるので、各モデルに適したファイバチャネルスイッチングボードを製造及び管理する必要がなく、コストを下げることができる。
本実施形態に関るストレージシステムのハードウェア構成図である。 ディスクドライブのバックインタフェースを示すシステム構成図である。 基本モデルの概略構成を示す説明図である。 スタンダードモデルの概略構成を示す説明図である。 ハイパフォーマンスモデルの概略構成を示す説明図である。 スタンダードモデルの詳細構成を示す説明図である。 ハイパフォーマンスモデルの詳細構成を示す説明図である。 スタンダードモデルの制御系統の詳細構成を示す説明図である。 ハイパフォーマンスモデルの制御系統の詳細構成を示す説明図である。 制御論理回路の真理値表の説明図である。 ストレージシステムの構成例を示す説明図である。 ストレージシステムの構成例を示す説明図である。 ストレージシステムの構成例を示す説明図である。 ストレージシステムの構成例を示す説明図である。 ストレージシステムの構成例を示す説明図である。 ストレージシステムの構成例を示す説明図である。
符号の説明
141…コントローラボード 300…ファイバチャネルスイッチボード 330…ディスクドライブ 900…制御信号ケーブル 1000…制御論理回路

Claims (6)

  1. 複数のディスクドライブと、
    前記複数のディスクドライブへのデータの読み書きを制御する一つ以上のコントローラボードと、
    前記コントローラボードと前記複数のディスクドライブとの間のパス切り替えを制御するファイバチャネルスイッチングボードと、
    前記コントローラボードと前記ファイバチャネルスイッチングボードとを接続する一つ以上の制御信号ケーブルと、を備え、
    前記ファイバチャネルスイッチングボードは、前記制御信号ケーブルが前記ファイバチャネルスイッチングボードに接続しているか否かを示す接続確認信号に基づいて、前記コントローラボードと前記ディスクドライブとの間の制御信号系統を調整する制御論理回路を有する、ストレージシステム。
  2. 請求項1に記載のストレージシステムであって、
    前記制御論理回路は、一つ以上の前記コントローラボードと一つ以上の前記ファイバチャネルスイッチングボードとの間の接続状態の組み合わせに応じて、前記コントローラボードと前記ディスクドライブとの間の制御信号系統を調整する、ストレージシステム。
  3. 請求項2に記載のストレージシステムであって、
    前記制御論理回路は、一つ以上の前記コントローラボードと一つ以上の前記ファイバチャネルスイッチングボードとの間の接続状態の組み合わせに基づいて、前記複数のディスクドライブの制御を一つの前記コントローラボードが担当するのか、或いは複数の前記コントローラボードが担当するのかを設定する、ストレージシステム。
  4. 複数のディスクドライブと、前記複数のディスクドライブへのデータの読み書きを制御する一つ以上のコントローラボードと、前記コントローラボードと前記複数のディスクドライブとの間のパス切り替えを制御するファイバチャネルスイッチングボードとを備えるストレージシステムの構成を変更するための方法であって、
    前記コントローラボードと前記ファイバチャネルスイッチボードとを制御信号ケーブルを介して接続し、
    前記制御信号ケーブルが前記ファイバチャネルスイッチングボードに接続しているか否かを示す接続確認信号に基づいて、前記コントローラボードと前記ディスクドライブとの間の制御信号系統を調整する、ストレージシステムの構成変更方法。
  5. 請求項4に記載のストレージシステムの構成変更方法であって、
    一つ以上の前記コントローラボードと一つ以上の前記ファイバチャネルスイッチングボードとの間の接続状態の組み合わせに応じて、前記コントローラボードと前記ディスクドライブとの間の制御信号系統を調整する、ストレージシステムの構成変更方法。
  6. 請求項5に記載のストレージシステムの構成変更方法であって、
    一つ以上の前記コントローラボードと一つ以上の前記ファイバチャネルスイッチングボードとの間の接続状態の組み合わせに基づいて、前記複数のディスクドライブの制御を一つの前記コントローラボードが担当するのか、或いは複数の前記コントローラボードが担当するのかを設定する、ストレージシステムの構成変更方法。
JP2006136486A 2006-05-16 2006-05-16 ストレージシステム及びその構成変更方法 Expired - Fee Related JP4892275B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006136486A JP4892275B2 (ja) 2006-05-16 2006-05-16 ストレージシステム及びその構成変更方法
US11/477,447 US7577775B2 (en) 2006-05-16 2006-06-30 Storage system and configuration-change method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006136486A JP4892275B2 (ja) 2006-05-16 2006-05-16 ストレージシステム及びその構成変更方法

Publications (2)

Publication Number Publication Date
JP2007310467A true JP2007310467A (ja) 2007-11-29
JP4892275B2 JP4892275B2 (ja) 2012-03-07

Family

ID=38843285

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006136486A Expired - Fee Related JP4892275B2 (ja) 2006-05-16 2006-05-16 ストレージシステム及びその構成変更方法

Country Status (2)

Country Link
US (1) US7577775B2 (ja)
JP (1) JP4892275B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4542173B2 (ja) * 2008-05-21 2010-09-08 富士通株式会社 ストレージ装置、ディスクコントローラ、及びコマンド発行制御方法
US8036084B2 (en) * 2009-09-15 2011-10-11 Vinpower Inc. Standalone duplication system with network connection

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03263155A (ja) * 1990-03-13 1991-11-22 Nec Corp マイクロコンピュータシステム
JPH04318651A (ja) * 1991-04-18 1992-11-10 Nec Corp マイクロコンピュータシステム
JPH04320511A (ja) * 1991-04-20 1992-11-11 Nec Corp マイクロコンピュータシステム
JP2005182245A (ja) * 2003-12-17 2005-07-07 Hitachi Ltd ディスクアレイ装置の接続支援方法
JP2005228170A (ja) * 2004-02-16 2005-08-25 Hitachi Ltd 記憶装置システム
JP2006072636A (ja) * 2004-09-01 2006-03-16 Hitachi Ltd ディスクアレイ装置
JP2006079380A (ja) * 2004-09-10 2006-03-23 Hitachi Ltd ディスクアレイ装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3116150B2 (ja) 1993-02-01 2000-12-11 セイコーインスツルメンツ株式会社 光ファイバー回線切替装置
US6118776A (en) * 1997-02-18 2000-09-12 Vixel Corporation Methods and apparatus for fiber channel interconnection of private loop devices
US6393535B1 (en) * 2000-05-02 2002-05-21 International Business Machines Corporation Method, system, and program for modifying preferred path assignments to a storage device
JP4520755B2 (ja) * 2004-02-26 2010-08-11 株式会社日立製作所 データ移行方法およびデータ移行装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03263155A (ja) * 1990-03-13 1991-11-22 Nec Corp マイクロコンピュータシステム
JPH04318651A (ja) * 1991-04-18 1992-11-10 Nec Corp マイクロコンピュータシステム
JPH04320511A (ja) * 1991-04-20 1992-11-11 Nec Corp マイクロコンピュータシステム
JP2005182245A (ja) * 2003-12-17 2005-07-07 Hitachi Ltd ディスクアレイ装置の接続支援方法
JP2005228170A (ja) * 2004-02-16 2005-08-25 Hitachi Ltd 記憶装置システム
JP2006072636A (ja) * 2004-09-01 2006-03-16 Hitachi Ltd ディスクアレイ装置
JP2006079380A (ja) * 2004-09-10 2006-03-23 Hitachi Ltd ディスクアレイ装置

Also Published As

Publication number Publication date
JP4892275B2 (ja) 2012-03-07
US20080005396A1 (en) 2008-01-03
US7577775B2 (en) 2009-08-18

Similar Documents

Publication Publication Date Title
US7073022B2 (en) Serial interface for a data storage array
US9710168B2 (en) Storage system
KR100740080B1 (ko) 데이터 기억 시스템 및 데이터 기억 제어 장치
JP4775846B2 (ja) 物理リンクの割当てを制御するコンピュータシステム及び方法
US7441130B2 (en) Storage controller and storage system
US7631218B2 (en) RAID system and Rebuild/Copy back processing method thereof
US7730235B2 (en) Storage apparatus for controlling power saving modes of multiple disk devices of different specifications
US8402189B2 (en) Information processing apparatus and data transfer method
US20040068591A1 (en) Systems and methods of multiple access paths to single ported storage devices
JP2004220216A (ja) San/nas統合型ストレージ装置
US8086768B2 (en) Storage system and control method of storage system
JP2007079958A (ja) 記憶制御装置、データ処理方法、及びコンピュータプログラム
US20140223097A1 (en) Data storage system and data storage control device
JP2010049502A (ja) ストレージサブシステム、及びこれを有するストレージシステム
US20020199040A1 (en) High speed communications device/system
KR20120030311A (ko) 멀티 pci 버스 스위칭을 갖는 하이브리드 raid 컨트롤러
US20050182898A1 (en) Method and apparatus for providing high density storage
JP4892275B2 (ja) ストレージシステム及びその構成変更方法
JP2003296034A (ja) ディスクサブシステムとその制御方法
US7426658B2 (en) Data storage system and log data equalization control method for storage control apparatus
US8943237B1 (en) Performance improvement for attached multi-storage devices
JP2000347812A (ja) 情報処理装置およびディスクアレイ装置
JPH0973421A (ja) ノイズ吸収回路
JP2005190498A (ja) 記憶制御装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090216

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110719

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110920

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111122

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111219

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141222

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees