KR960019704A - 자기정렬된 홈구조의 채널을 가진 mos 소자 및 이 mos 소자의 제조방법 - Google Patents

자기정렬된 홈구조의 채널을 가진 mos 소자 및 이 mos 소자의 제조방법 Download PDF

Info

Publication number
KR960019704A
KR960019704A KR1019940028801A KR19940028801A KR960019704A KR 960019704 A KR960019704 A KR 960019704A KR 1019940028801 A KR1019940028801 A KR 1019940028801A KR 19940028801 A KR19940028801 A KR 19940028801A KR 960019704 A KR960019704 A KR 960019704A
Authority
KR
South Korea
Prior art keywords
semiconductor device
gate electrode
metal oxide
oxide semiconductor
channel
Prior art date
Application number
KR1019940028801A
Other languages
English (en)
Other versions
KR0149887B1 (ko
Inventor
강성원
강원구
유종선
김여환
Original Assignee
양승택
재단법인 한국전자통신연구소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 재단법인 한국전자통신연구소 filed Critical 양승택
Priority to KR1019940028801A priority Critical patent/KR0149887B1/ko
Publication of KR960019704A publication Critical patent/KR960019704A/ko
Application granted granted Critical
Publication of KR0149887B1 publication Critical patent/KR0149887B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Abstract

금속 산화물 반도체 소자의 채널길이가 짧아지면서 생기는 문제점인 소위 단채널 효과를 개선하기 위한 자기 정렬된 홈구조의 채널을 갖은 LDD형 MOS 소자가 제공이 되는데, 게이트 전극이 소스 및 드레인 영역과 접하는 부분에 자기정렬법으로 홈구조의 제2게이트 전극을 형성함으로써 소스 및 드레인에 의한 전기장이 교차하는 면적을 줄여서 단채널 효과를 극복한다.
이러한 구조에서는 유효채널의 길이가 감소하지도 아니하고 홈의 깊이 만큼의 소스 및 드레인 접합깊이를 확보하기 때문에 얕은 접합의 소스 및 두레인 영역을 형성할 필요도 없다.

Description

자기정렬된 홈구조의 채널을 가진 MOS 소자 및 이 MOS 소자의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 홈구조의 채널을 가진 MOS 소자의 구조 단면도,
제3도의(가)∼(라)는 본 발명에서 제안한 구조를 구현하기 위한 공정 순서도,
제4도는 본 발명에서 제안한 구조의 변형 실시예 도시도,
제5도는 본 발명에서 제안한 구조의 또다른 변형 실시예 도시도.

Claims (8)

  1. 제1도전형의 채널영역을 갖춘 기판(18)과, 이 채널영역을 사이에 두고 상기 기판(18)상에 형성된 제2도전형의 소스 및 드레인 영역(16)과, 상기 채널영역 위에 형성된 게이트 절연막(15)과, 이 게이트 절연막(15)위에 형성된 제1게이트 전극(14)을 구비하는 금속 산화물 반도체 소자에 있어서, 상기 제1게이트 전극(14)이 상기 소스 및 드레인 영역(16)과 근접하는 부분에 제2게이트 전극(20)을 자기정렬법(Self-Align method)을 이용하여 홈형태로 형성한 것을 특징으로 하는 금속 산화물 반도체 소자.
  2. 제1항에 있어서, 상기 제2도전형의 소스 및 드레인 영역은 상기 제2게이트 전극(20)과 인접하는 부분(16a)의 불순물 도핑농도가 다른 부분(16b)의 도핑농도보다 더 낮은 것을 특징으로 하는 금속 산화를 반도체 소자.
  3. 제1항에 있어서, 금속 산화물 반도체 소자와 전기적 특성을 조절하기 위하여 상기 제1게이트 전극(14) 아래의 채널이온 주입과 상기 제2게이트 전극(20) 아래의 채널이온 주입을 병행할 수 있는 것을 특징으로 하는 금속 산화물 반도체 소자.
  4. 제1항에 있어서, 상기 홈구조의 제2게이트 전극(20) 아래쪽에는 드레인 전계를 약화시키기 위해 채널이온 주입공정에 의한 n형 또는 p형 불순물(134)이 도핑되어 있는 것을 특징으로 하는 금속 산화물 반도체 소자.
  5. 제4항에 있어서 상기 이온주입 공정에 의한 불순물(134) 아래에는 누설전류 차단을 위한 n형 또는 p형 불순물이 주입되어 있는 것을 특징으로 하는 금속 산화물 반도체 소자.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서 금속 산화물 반도체 소자의 문턱전압 등의 전기적 특성을 조절하기 위하여 상기 제1게이트 전극의 절연막(15,24)과 상기 제2게이트 전극의 절연막(30)의 두께를 각각 조절할 수 있는 것을 특징으로 하는 금속 산화물 반도체 소자.
  7. 홈구조의 금속 산화물 반도체 소자를 제조하는 방법으로서, 가) 실리콘 기판 상에 활성영역(18)을 정의한 다음, 게이트 산화막을 성장시키고 제1게이트 전극(14)을 패턴형성하는 단계, 나) 상기 패턴형성된 제1게이트 전극의 양쪽에 실리콘 질화막 등의 절연막(26)을 이방성 식각법으로 형성시키는 단계, 다) 상기 나)단계를 실행한 표면에 실리콘 산화막을 열산화하는 단계, 라) 상기 절연막(26)을 식각법으로 제거한 다음 실리콘 기판을 일정 깊이만큼 식각하여 홈형태를 만드는 단계, 마) 제2게이트 전극(20)을 상기 홈형태에 패턴형성하는 단계, 바) 소스/드레인 영역(16)에 상기 실리콘 기판과 반대 도전형의 불순물을 주입하는 단계로 이루어진 홈구조의 금속 산화물 반도체 소자 제조방법.
  8. 제7항에 있어서, 상기 홈형태를 만드는 단계 라) 다음에는 문턱전압 조절이나 누설전음의 차단 등의 소자의 전기적 특성을 개선하기 위해 상기 홈형태 아래에 불순물 이온을 주입하는 단계가 더 추가되는 것을 특징으로 하는 홈구조의 금속 산화물 반도체 소자 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940028801A 1994-11-03 1994-11-03 자기정렬된 홈구조의 채널을 가진 mos소자의 제조방법 KR0149887B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940028801A KR0149887B1 (ko) 1994-11-03 1994-11-03 자기정렬된 홈구조의 채널을 가진 mos소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940028801A KR0149887B1 (ko) 1994-11-03 1994-11-03 자기정렬된 홈구조의 채널을 가진 mos소자의 제조방법

Publications (2)

Publication Number Publication Date
KR960019704A true KR960019704A (ko) 1996-06-17
KR0149887B1 KR0149887B1 (ko) 1999-03-20

Family

ID=19397048

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940028801A KR0149887B1 (ko) 1994-11-03 1994-11-03 자기정렬된 홈구조의 채널을 가진 mos소자의 제조방법

Country Status (1)

Country Link
KR (1) KR0149887B1 (ko)

Also Published As

Publication number Publication date
KR0149887B1 (ko) 1999-03-20

Similar Documents

Publication Publication Date Title
KR100302187B1 (ko) 반도체장치제조방법
KR100752799B1 (ko) 횡형 박막 ｓｏｉ 디바이스 및 그 제조 방법
US5548143A (en) Metal oxide semiconductor transistor and a method for manufacturing the same
US6049107A (en) Sub-quarter-micron MOSFET and method of its manufacturing
KR100958421B1 (ko) 전력 소자 및 그 제조방법
KR100223847B1 (ko) 반도체 소자의 구조 및 제조 방법
US6426258B1 (en) Method of manufacturing a semiconductor integrated circuit device
KR100374551B1 (ko) 반도체 소자 및 그 제조방법
JPH0459774B2 (ko)
US6020611A (en) Semiconductor component and method of manufacture
KR20000051294A (ko) 전기적 특성이 향상된 디모스 전계 효과 트랜지스터 및 그 제조 방법
US6380021B1 (en) Ultra-shallow junction formation by novel process sequence for PMOSFET
JP2578662B2 (ja) 半導体装置の製造方法
KR960019704A (ko) 자기정렬된 홈구조의 채널을 가진 mos 소자 및 이 mos 소자의 제조방법
KR970053039A (ko) 반도체 소자와 그의 제조방법
JP3014138B2 (ja) 半導体装置
KR100304974B1 (ko) 모스트랜지스터제조방법
KR960015899A (ko) 자기 정렬된 홈구조의 채널을 가진 mos 소자 및 제조방법
JP3259479B2 (ja) Ｍｏｓ型半導体装置およびその製造方法
KR100200929B1 (ko) 반도체 메모리 장치
KR100260366B1 (ko) 반도체 소자의 제조 방법
KR100390153B1 (ko) 반도체소자및그반도체소자의제조방법
KR100334968B1 (ko) 매몰 채널 ｐｍｏｓ 트랜지스터 제조 방법
KR940004265B1 (ko) Ldd구조를 갖는 모스 트랜지스터의 제조방법
KR100487503B1 (ko) 반도체장치및그의제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030530

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee