KR960018995A - 집적 회로의 표준 셀 영역내에 예비 셀을 분배하기 위한 방법 및 장치 - Google Patents

집적 회로의 표준 셀 영역내에 예비 셀을 분배하기 위한 방법 및 장치 Download PDF

Info

Publication number
KR960018995A
KR960018995A KR1019950041599A KR19950041599A KR960018995A KR 960018995 A KR960018995 A KR 960018995A KR 1019950041599 A KR1019950041599 A KR 1019950041599A KR 19950041599 A KR19950041599 A KR 19950041599A KR 960018995 A KR960018995 A KR 960018995A
Authority
KR
South Korea
Prior art keywords
spare
standard
cells
cell
standard cell
Prior art date
Application number
KR1019950041599A
Other languages
English (en)
Other versions
KR100413861B1 (ko
Inventor
엘. 이 클레이톤
애지 샌디프
루수 스테판
Original Assignee
리 패치
선 마이크로시스템즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 리 패치, 선 마이크로시스템즈, 인코포레이티드 filed Critical 리 패치
Publication of KR960018995A publication Critical patent/KR960018995A/ko
Application granted granted Critical
Publication of KR100413861B1 publication Critical patent/KR100413861B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

집적 회로(46)의 표준 셀 영역에 예비 셀(122)을 분배하기 위한 방법 및 장치는 기술된다. 표준 셀의 초기 레이아웃은 베치 및 루트 지정 장치(40)에 의해 첫째로 생성된다. 그후, 초기 레이아웃은 지향성 파일(52)을 동시에 처리하는 예비 셀 분배 메카니즘(48)에 의해 처리된다. 예비 셀 분배 메카니즘(48)은 표준 셀의 초기 레이아웃내에 예비 셀(122)의 소정 기준, 소정 클러스터에 따라 분배된다. 이러한 처리는 반도체의 표준 셀영역내에 예비 표준 셀의 적당한 분배를 이끈다. 예비 셀 분배 메카니즘(48)은 수직 루팅을 진척시키기 위한 표준 셀 영역에 수직 와이어 단자(124)를 역시 삽입하여, 보다 짧은 루팅 경로를 만든다. 게다가, 예비 셀 분배 메카니즘은 접지 및 전력 경로를 생성하기 위하여 표준 셀 영역에서 접지 컨넥터 및 전력 컨넥터(130)를 삽입한다. 삽입된 예비 셀의 출력은 그것들이 표준 셀 영역에서 논리 결점을 수정하기 위하여 추후에 재 루트지정될때까지 접지 및 전력 경로에 접속될 수 있다.

Description

집적 회로의 표준 셀 영역내에 예비 셀을 분배하기 위한 방법 및 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 좌측에, 본 발명의 일실시예와 관련된 방법을 도시하고, 우측에, 기술된 방법의 일실시예를 수행하기 위한 대응 장치를 도시한 도.

Claims (7)

  1. 집적 회로 레이아웃에 표준 셀을 자동적으로 삽입하기 위한 장치에 있어서, 상기 장치가, 집적 회로에서 표준 셀의 초기 레이아웃을 생성하기 위한 배치 및 루트 지정 장치; 및 상기 집적 회로 표준 셀의 상기 초기 레이아웃내에 예비 셀의 소정 클러스터를 분배하기 위한 예비 셀 분배 매카니즘을 포함하는 것을 특징으로 하는 장치.
  2. 제1항에 있어서, 상기 예비 셀 분배 매카니즘이 표준 셀의 상기 초기 레이아웃내에 소정 그룹의 수직 와이어 단자를 분배하는 것을 특징으로 하는 장치.
  3. 제1항에 있어서, 상기 예비 셀 분배 매카니즘이 배치 및 루트 지정 장치에 의해 제1접지 컨넥터 및 제2접지 컨넥터 사이에 추가의 루팅 트랙의 루트를 지정하기 위해 상기 표준 셀의 한 측면에 제1접지 컨넥터를 분배하고 상기 표준 셀의 제2측면에 제2접지 컨넥터를 분배하는 것을 특징으로 하는 장치.
  4. 제1항에 있어서, 상기 예비 셀 분배 매카니즘이 표준 셀의 상기 초기 레이아웃내에 소정 물리적 위치에서 예비 셀의 상기 소정 클러스터의 셀 그룹을 분배하는 것을 특징으로 하는 장치.
  5. 제1항에 있어서, 상기 예비 셀 분배 매카니즘이 상기 집적 회로상의 표준 셀을 위해 이용할 수 있는 간격을 바탕으로 예비 셀의 상기 소정 클러스터를 분배하는 것을 특징으로 하는 장치.
  6. 제1항에 있어서, 상기 예비 셀 분배 매카니즘이 상기 집적 회로상의 표준 셀 트랙의 수를 바탕으로 예비 셀의 상기 소정 클러스터의 분배하는 것을 특징으로 하는 장치.
  7. 제1항에 있어서, 상기 예비 셀 매카니즘이 표준 셀의 상기 초기 레이아웃내에 표준 셀의 수를 바탕으론 예비 셀의 상기 소정 클러스터를 선택하는 것을 특징으로 하는 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950041599A 1994-11-16 1995-11-16 집적회로의표준셀영역내에예비셀을분배하기위한방법및장치 KR100413861B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/340,706 1994-11-16
US08/340,706 US5623420A (en) 1994-11-16 1994-11-16 Method and apparatus to distribute spare cells within a standard cell region of an integrated circuit

Publications (2)

Publication Number Publication Date
KR960018995A true KR960018995A (ko) 1996-06-17
KR100413861B1 KR100413861B1 (ko) 2004-03-10

Family

ID=23334590

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950041599A KR100413861B1 (ko) 1994-11-16 1995-11-16 집적회로의표준셀영역내에예비셀을분배하기위한방법및장치

Country Status (3)

Country Link
US (1) US5623420A (ko)
JP (1) JP3891599B2 (ko)
KR (1) KR100413861B1 (ko)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5712794A (en) * 1995-11-03 1998-01-27 Motorola, Inc. Automated method for adding attributes indentified on a schematic diagram to an integrated circuit layout
US5793069A (en) * 1996-06-28 1998-08-11 Intel Corporation Apparatus for protecting gate electrodes of target transistors in a gate array from gate charging by employing free transistors in the gate array
JP3024593B2 (ja) * 1997-06-05 2000-03-21 日本電気株式会社 レイアウト設計方法およびレイアウト設計装置
US6093214A (en) * 1998-02-26 2000-07-25 Lsi Logic Corporation Standard cell integrated circuit layout definition having functionally uncommitted base cells
US6282692B1 (en) * 1998-12-03 2001-08-28 International Business Machines Corporation Structure for improved capacitance and inductance calculation
JP4491113B2 (ja) * 1999-06-14 2010-06-30 セイコーエプソン株式会社 半導体集積回路の設計方法
JP3372918B2 (ja) * 1999-12-21 2003-02-04 日本電気株式会社 設計支援システム及びセル配置方法
US6446245B1 (en) * 2000-01-05 2002-09-03 Sun Microsystems, Inc. Method and apparatus for performing power routing in ASIC design
US6543040B1 (en) 2000-03-15 2003-04-01 International Business Machines Corporation Macro design techniques to accommodate chip level wiring and circuit placement across the macro
JP2001291771A (ja) * 2000-04-04 2001-10-19 Mitsubishi Electric Corp 自動配置配線装置及び自動配置配線方法
US6480996B1 (en) 2000-07-06 2002-11-12 Sun Microsystems, Inc. System and method for transposing wires in a circuit design
US6993738B2 (en) * 2002-06-18 2006-01-31 Ip-First, Llc Method for allocating spare cells in auto-place-route blocks
JP2004102772A (ja) * 2002-09-11 2004-04-02 Renesas Technology Corp 設計検証装置
US7076759B2 (en) * 2003-08-26 2006-07-11 Lsi Logic Corporation Methodology for generating a modified view of a circuit layout
JP2005217321A (ja) * 2004-01-30 2005-08-11 Nec Electronics Corp 自動配置配線装置、半導体装置の配置配線方法、半導体装置の製造方法及び半導体装置
US7634743B1 (en) * 2006-07-21 2009-12-15 Cadence Design Systems, Inc. Method for updating a placed and routed netlist
US7784006B1 (en) 2006-07-27 2010-08-24 Xilinx, Inc. Method and apparatus for directed physical implementation of a circuit design for an integrated circuit
US7761276B1 (en) * 2006-09-27 2010-07-20 Xilinx, Inc. Apparatus and method for port reduction in simulation files
US7793247B1 (en) * 2007-06-13 2010-09-07 Xilinx, Inc. Method and apparatus for directed physical implementation of a circuit design for an integrated circuit
US7949988B2 (en) * 2008-04-01 2011-05-24 Mediatek Inc. Layout circuit having a combined tie cell
US8051400B2 (en) * 2008-10-21 2011-11-01 Arm Limited Modifying integrated circuit layout
US8234612B2 (en) 2010-08-25 2012-07-31 International Business Machines Corporation Cone-aware spare cell placement using hypergraph connectivity analysis
US8266566B2 (en) 2010-09-10 2012-09-11 International Business Machines Corporation Stability-dependent spare cell insertion
US8572536B2 (en) 2011-09-27 2013-10-29 International Business Machines Corporation Spare latch distribution
US8490039B2 (en) * 2011-12-09 2013-07-16 International Business Machines Corporation Distributing spare latch circuits in integrated circuit designs
US8661391B1 (en) 2013-01-02 2014-02-25 International Business Machines Corporation Spare cell insertion based on reachable state analysis
US9454632B1 (en) * 2015-01-16 2016-09-27 Apple Inc. Context specific spare cell determination during physical design
US9734278B1 (en) * 2015-06-29 2017-08-15 Cadence Design System, Inc. Methods, systems, and articles of manufacture for automatic extraction of connectivity information for implementation of electronic designs
US10409945B1 (en) 2015-06-29 2019-09-10 Cadence Design Systems, Inc. Methods, systems, and computer program product for connectivity verification of electronic designs
US10127340B2 (en) * 2016-09-30 2018-11-13 Taiwan Semiconductor Manufacturing Company, Ltd. Standard cell layout, semiconductor device having engineering change order (ECO) cells and method
US9892966B1 (en) 2016-12-14 2018-02-13 Nxp B.V. Metal only post-mask ECO for integrated circuit
US10719651B2 (en) * 2017-12-30 2020-07-21 Arteris, Inc. Synthesizing topology for an interconnect network of a system-on-chip with intellectual property blocks
CN109460611A (zh) * 2018-11-12 2019-03-12 北京华大九天软件有限公司 一种根据线网名自动创建端口的方法
US11657203B2 (en) 2019-12-27 2023-05-23 Arteris, Inc. Multi-phase topology synthesis of a network-on-chip (NoC)
US11665776B2 (en) 2019-12-27 2023-05-30 Arteris, Inc. System and method for synthesis of a network-on-chip for deadlock-free transformation
US11558259B2 (en) 2019-12-27 2023-01-17 Arteris, Inc. System and method for generating and using physical roadmaps in network synthesis
US10990724B1 (en) 2019-12-27 2021-04-27 Arteris, Inc. System and method for incremental topology synthesis of a network-on-chip
US11418448B2 (en) 2020-04-09 2022-08-16 Arteris, Inc. System and method for synthesis of a network-on-chip to determine optimal path with load balancing
US11601357B2 (en) 2020-12-22 2023-03-07 Arteris, Inc. System and method for generation of quality metrics for optimization tasks in topology synthesis of a network
US11281827B1 (en) 2020-12-26 2022-03-22 Arteris, Inc. Optimization of parameters for synthesis of a topology using a discriminant function module
US11449655B2 (en) 2020-12-30 2022-09-20 Arteris, Inc. Synthesis of a network-on-chip (NoC) using performance constraints and objectives
US11956127B2 (en) 2021-03-10 2024-04-09 Arteris, Inc. Incremental topology modification of a network-on-chip

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4228528B2 (en) * 1979-02-09 1992-10-06 Memory with redundant rows and columns
US4422161A (en) * 1981-10-08 1983-12-20 Rca Corporation Memory array with redundant elements
US4494220A (en) * 1982-11-24 1985-01-15 At&T Bell Laboratories Folded bit line memory with one decoder per pair of spare rows
US4783749A (en) * 1985-05-21 1988-11-08 Siemens Aktiengesellschaft Basic cell realized in the CMOS technique and a method for the automatic generation of such a basic cell
JPH0666393B2 (ja) * 1986-05-23 1994-08-24 日本電気株式会社 レイアウト設計における配置改良方法
JP2771165B2 (ja) * 1987-09-24 1998-07-02 日本電気アイシーマイコンシステム 株式会社 半導体集積回路装置のレイアウト設計方法
JPH0395957A (ja) * 1989-09-08 1991-04-22 Toshiba Corp 半導体論理集積回路
JP3032224B2 (ja) * 1990-02-21 2000-04-10 株式会社東芝 半導体集積回路の論理セル配置方法
US5497334A (en) * 1993-02-19 1996-03-05 International Business Machines Corporation Application generator for use in verifying a hierarchical circuit design
US5495419A (en) * 1994-04-19 1996-02-27 Lsi Logic Corporation Integrated circuit physical design automation system utilizing optimization process decomposition and parallel processing

Also Published As

Publication number Publication date
KR100413861B1 (ko) 2004-03-10
US5623420A (en) 1997-04-22
JP3891599B2 (ja) 2007-03-14
JPH08212250A (ja) 1996-08-20

Similar Documents

Publication Publication Date Title
KR960018995A (ko) 집적 회로의 표준 셀 영역내에 예비 셀을 분배하기 위한 방법 및 장치
US4937475A (en) Laser programmable integrated circuit
TW326622B (en) Semiconductor device, interposer for semiconductor device and method thereof
EP0117954A3 (en) Bus networks for digital data processing systems and modules usable therewith
IN2012DN01617A (ko)
TW336348B (en) Integrated circuit having a dummy structure and method of making the same
EP0908887A3 (en) Semiconductor integrated circuit device
TW352449B (en) Method and apparatus for making single chip, contactless window ROM
IT1158641B (it) Connettore rapido per circuito multipolare
DE68924967T2 (de) Integrierte Halbleiterschaltungsanordnung, die aus einem Sytem von Standardzellen besteht.
JPH11505374A (ja) マクロセル・アレイのための静電気放電保護
KR980004968A (ko) 반도체 메모리 소자의 뱅크 분산 방법
JPH05121548A (ja) クロツク供給回路及びクロツク供給回路を有する集積回路
JPS574152A (en) Semiconductor memory device
TW327254B (en) An apparatus and method for electrostatic discharge protection with improved current dispersion
US5748550A (en) Multiple power line arrangement for a semiconductor memory device
SE9202984L (sv) Halvledarkomponent med minst en första och en andra komponentelektrod innefattande ett flertal på en halvledarbricka integrerade halvledarelement, som vart och ett innefattar minst en första och en andra elementelektrod på samma sida av halvledarbrickan, varid de första elementelektroderna är förbundna med den första komponentelektroden och de andra elementelektroderna är förbundna med den andra komponentelektroden.
JPS58166743A (ja) マスタ−スライス基板
US6912703B2 (en) Structure of integrated circuit standard cell library for reducing power supply voltage fluctuation
TW344073B (en) Current limiting during block writes of memory circuits
HUP0201080A2 (hu) Több kapcsos/elágazó áramköri olvadóbiztosíték
JPS53127285A (en) Semiconductor integrated circuit device
TW345731B (en) Integrated circuit package leadframe
JPS6293760A (ja) 配置改良装置
JPH03192759A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20141201

Year of fee payment: 12

EXPY Expiration of term