KR960018905A - 적응 순환 예측 버퍼 메모리의 동작 방법 및 버퍼 메모리 제어기 - Google Patents

적응 순환 예측 버퍼 메모리의 동작 방법 및 버퍼 메모리 제어기 Download PDF

Info

Publication number
KR960018905A
KR960018905A KR1019950037466A KR19950037466A KR960018905A KR 960018905 A KR960018905 A KR 960018905A KR 1019950037466 A KR1019950037466 A KR 1019950037466A KR 19950037466 A KR19950037466 A KR 19950037466A KR 960018905 A KR960018905 A KR 960018905A
Authority
KR
South Korea
Prior art keywords
buffer memory
prefetching
detection
dars
dar
Prior art date
Application number
KR1019950037466A
Other languages
English (en)
Other versions
KR100227438B1 (ko
Inventor
와-훙 스펜서
Original Assignee
월리엄 티. 엘리스
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 월리엄 티. 엘리스, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 월리엄 티. 엘리스
Publication of KR960018905A publication Critical patent/KR960018905A/ko
Application granted granted Critical
Publication of KR100227438B1 publication Critical patent/KR100227438B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0862—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with prefetch
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/12—Replacement control
    • G06F12/121—Replacement control using replacement algorithms
    • G06F12/126—Replacement control using replacement algorithms with special data handling, e.g. priority of data or instructions, handling errors or pinning
    • G06F12/127—Replacement control using replacement algorithms with special data handling, e.g. priority of data or instructions, handling errors or pinning using additional replacement algorithms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/60—Details of cache memory
    • G06F2212/6026—Prefetching based on access pattern detection, e.g. stride based prefetch

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Memory System (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

데이타 기억 장치 시스템내에서 버퍼 메모리 히트를 최적화 하기 위해 예측 버퍼 메모리의 프리펫칭 동작을 적응적으로 관리하는 시스템. 도착되는 데이타 액세스 요청(DAR) 스트림이 특정 데이타 액세스 패턴에 대해서 모니터되며 순차적 액세스 패턴(SAP)이 검출되면 버퍼 메모리 프리펫칭 기억 규착은 최대의 순차적 액세스 성능 달성을 위해 순환 증복기재 모드(COM)로 스위치된다. 순차적 액세스 패턴이 사리지면, 비순차적 액세스 패턴(NAP)이 검출되며 상기 버퍼 메모리 프리펫칭 기억 규칙은 비순차적 또는 블럭 증복기재 모드(BOM)으로 스위칭되어 데이타 버퍼내 데이타 블럭 “재사용” 히트를 최대화한다. 순차적 액세스 패턴 검출은 임계값을 사용하여 달성될 수 있으며 이 임계값은 인입 DARs의 크기로 적용될 수도 있다. 버퍼 메모리는 많은 소형 세그먼트들로 구성될 수도 있으며, 각 세그먼트는 본 발명의 시스템에 따라 독립적으로 동작하여 다중처리 스레드를 위한 최적의 예측 버퍼링을 동시에 제공한다.

Description

적응 순환 예측 버퍼 메모리의 동작 방법 및 버퍼 메모리 제어기
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 버퍼 메모리 제어기를 포함하는 통상적인 데이타 기억 장치의 기능적 블럭도.
제2도는 본 발명의 방법에 사용하기에 적합한 통상적인 다중 세그멘트 버퍼 메모리의 기능적 블럭도.

Claims (20)

  1. 프로세서 입력 및 출력 수단(processor I/O means)으로부터의 데이타 액세스 요청(DAR)에 의해 요청된 하나 또는 그 이상의 데이타 블럭들을 버퍼 메모리에 판독하고 저장하기 위한 제어기 수단(controller means)을 통하여 상기 버퍼 메모리에 연결되는 데이타 블럭들의 시퀀스를 저장하기 위한 1차 기억 수단(primary storage means)을 포함하며, 상기 DAR은 하나의 액세스 패턴을 갖고 중단없이 연속되는 DAR 시퀀시의 가장 마지막 것이며, 상기 제어기 수단은 상기 1차 기억 수단에 순차적으로 저장된 상기 연속적인 다수의 데이타 블럭들을 상기 하나 또는 그 이상의 요청된 데이타 블럭들로 프리펫치하는 수단과 상기 연속적 다수의 데이타 블럭을 블럭 중복기재 모드(Block Overwrite Mode) (BOM) 또는 순환 중복기재 모드(Circular Overwrite Mode)중 하나로 상기 버퍼 메모리내에 저장하는 수단을 포함하는 데이타 기억 장치 시스템내에 있는 버퍼 메모리의 동작 방법 (method for operating a buffer memory)에 있어서, 상기 방법은 (a) 상기 DAR 시퀀스내에서 상기 액세스 패턴이 순차적 (Sequential Access Pattern) (SAP)인지 비순차적 액세스 패턴(Nonsequential Access Pattern) (NAP)인지를 검출하는 단계와, (b) 상기 SAP의 검출에 응답하여 상기 버퍼메모리 기억수단을 상기 순환 중복기재 모드(COM)로 스위치하는 단계와, (c) 상기 NAP의 검출에 응답하여 상기 버퍼 메모리 기억 수단을 상기 블럭 중복기재 모드(BOM)로 스위치하는 단계를 포함하는 것을 특징으로 하는 버퍼 메모리의 동작 방법.
  2. 제1항에 있어서, 상기 버퍼 메모리는 그 세그먼트가 상기 SAP검출에 응답하여 상기 COM으로 스위치되며 상기 NAP 검출에 응답하여 상기 BOM으로 스위치되도록 각각 독립적으로 동작하는 다수의 메모리 세그멘트들을 포함하는 것을 특징으로 하는 버퍼 메모리의 동작 방법.
  3. 제2항에 있어서, 상기 단계(a)는 (a. 1) 연속적 DARs에 대한 소정의 임계값을 선택하는 단계와, (a. 2) 상기 중단 없는 연속적 DAR 시퀀스내에서 수신된 상기 연속 DARs의 갯수를 카운트하는 단계와, (a. 3) 상기 연속적 DAR의 갯수가 상기 소정의 임계 값을 초과하면 상기 SAP 검출을 발생하고, 그렇지 않으면 NAP 검출을 발생하는 단계를 포함하는 것을 특징으로 하는 버퍼 메모리의 동작 방법.
  4. 제3항에 있어서, 상기 선택 단계 (a. 1)은 (a. 1. 1) 상기 DAR에 의해 요청된 데이타 블럭들의 갯수에 응답하여 상기 소정의 임계값을 변경시키는 단계를 포함하는 것을 특징으로 하는 버퍼 메모리의 동작 방법.
  5. 제4항에 있어서, 상기 프리펫칭 수단은 프리펫칭이 중단되기 전에(before interruption) 최소 수의 상기 데이타 블럭들의 프리펫치를 완료하는 수단을 포함하며, 상기 첫 스위칭 단계(b)는 (b. 1) 상기 BOM에서의 저장을 위해 상기 소정의 다수 데이타 블럭들을 프리펫치하는 단계와, (b. 2) 상기 COM에서 저장을 위해 다수의 상기 데이타 블럭들을 프리펫치하는 단계를 포함하는 것을 특징으로 하는 버퍼 메모리의 동작 방법.
  6. 버퍼 메모리 제어기를 통해 버퍼 메모리에 연결되어 데이타 블럭들의 시퀀스를 저장하기 위한 1차 기억수단과 프로세서 I/O 제어기로부터 다수의 데이타 액세스 요청들(DARs)을 접수하는 수단을 구비하며, 여기서 상기 DAR은 하나의 액세스 패턴을 갖는 중단 없이 연속된 DAR 시퀀스의 마지막인 데이타 기억 장치 시스템(data storage system) 내에 있는 버퍼 메모리에 연결된 버퍼 메모리 제어기(buffer memory controller)로서, 상기 1차 기억 수단 및 상기 버퍼 메모리에 연결되어 상기 각 DAR에 의해 요청된 하나 또는 그 이상의 데이타 블럭들을 상기 버퍼 메모리내에 판독하고 저장하기 위한 펫칭수단(fetching means)과, 상기 각 DAR에 의해 요청된 하나 또는 그 이상의 상기 블럭에 대해 상기 1차 기억 수단에 순차적으로 저장되어 있는 상기 연속된 다수의 데이타 블럭들을 상기 버퍼 메모리내에 판독하고 저장하기 위해 상기 펫싱 수단내에 존재하며, 상기 연속적 다수의 블럭들을 블럭 중복기재 모드(BOM) 또는 순환 중복기재 모드(COM) 중 하나로 상기 버퍼 메모리에 저장하는 프리펫칭 수단(prefetching means)과, 상기 펫칭 수단에 연결되어 상기 중단 없이 연속적인 DAR 시퀀스내에서 순차적 액세스 패턴(SAP) 또는 비순차적 액세스 패턴(NAP)을 검출하기 위한 검출 수단(detecting means)과, 상기 프리펫칭 수단에 연결되어 상기 SAP 검출에 응답하여 상기 프리펫칭 수단의 기억모드를 상기 COM으로 스위칭하며 상기 NAP검출에 응답하여 상기 프리핏칭 수단의 기억 모드를 상기 BOM으로 스위칭하기 위한 스위칭 수단(switching means)을 포함하는 것을 특징으로 하는 버퍼 메모리 제어기.
  7. 제6항에 있어서, 상기 버퍼 메모리는 상기 SAP 검출에 응답하여는 상기 COM에서, 상기 NAP 검출에 응답하여는 상기 BOM에서 각자 독립적으로 동작하는 다수의 메모리 세그먼트들로 구성되는 것을 특징으로 하는 버퍼 메모리 제어기.
  8. 제7항에 있어서, 상기 검출 수단은 연속적인 DARs에 대한 소정의 임계값을 선택하기 위한 선택 수단(seiecting means)과, 상기 중단 없이 연속되는 각 DAR 시퀀스 내에서 수신된 연속되는 각 DARs의 갯수를 세기 위한 카운팅 수단(counting means)과, 상기 선택 수단 및 카운팅 수단에 연결되어 상기 연속적 DAR의 수가 상기 소정의 임계값을 넣으면 상기 SAP 검출을 발생하고 그렇지 않으면 상기 NAP 검출을 발생하기 위한 비교수단(comparing means)을 포함하는 것을 특징으로 하는 버퍼 메모리 제어기.
  9. 제8항에 있어서, 상기 선택 수단은 상기 각 DAR에 의해 요청된 상기 데이타 블럭들의 갯수에 응답하여 상기 소정의 임계값을 변경시키는 수단을 포함하는 것을 특징으로 하는 버퍼 메모리 제어기.
  10. 제9항에 있어서, 상기 프리펫칭 수단은 프리펫칭이 중단되기 전에 상기 데이타 블럭들에 대한 최소 갯수의 프리펫치를 완료하기 위한 최소 프리펫칭 수단(minimum prefetching means)을 포함하는 것을 특징으로 하는 버퍼 메모리 제어기.
  11. 데이타 블럭들의 시퀀스를 저장하기 위한 회전 자기 매체 (rotating magnetic medium)를 구비하며 버퍼메모리 제어기를 통해 버퍼 메모리에 연결된 직접 액세스 기억 장치(DASD)에 있어서, 각자가 하나의 액세스 패턴을 갖는 중단 없이 연속적인 DAR 시퀀스의 마지막인 다수의 DAR을 프로세서 I/O 제어기로부터 다수 받아들이기 위한 입력 수단과, 상기 회전 자기 매체 및 상기 버퍼 메모리에 연결되어 상기 각 DAR에 의해 요청된 상기 하나 또는 그 이상의 데이타 블럭들 각각을 상기 버퍼 메모리 내에 판독하고 저장하기 위한 펫칭수단과, 상기 각DAR에 의해 요청된 하나 또는 그 이상의 상기 블럭에 대해 상기 회전 자기 매체에 순차적으로 저장되어 있는 상기 연속된 다수의 데이타 블럭들을 상기 버퍼 메모리내에 판독하고 저장하기 위해 상기 펫칭수단내에 존재하며, 상기 연속적 다수의 블럭들을 블럭 중복기재 모드(BOM) 또는 순환 중복기재 모드(COM)중 하나로 상기 버퍼 메모리에 저장하는 프리펫칭 수단과, 상기 펫칭 수단에 연결되어 상기 중단 없이 연속적인 DAR 시퀀스내에서 순차적 액세스 패턴(SAP) 또는 비순차적 액세스 패턴(NAP)을 검출하기 위한 검출 수단과, 상기 프리펫칭 수단에 연결되어 상기 SAP검출에 응답하여 상기 프리펫칭 수단의 기억 모드를 상기 COM으로 스위칭 하며 상기 NAP 검출에 응답하여 상기 프리펫칭 수단의 기억 모드를 상기 BOM으로 스위칭하기 위한 스위칭 수단을 포함하는 것을 특징으로 하는 직접 액세스 기억 장치.
  12. 제11항에 있어서, 상기 버퍼 메모리는 상기 SAR 검출에 응답하는 상기 COM에서, 상기 NAP 검출에 응답하여는 상기 BOM에서 각자 독립적으로 동작하는 다수의 메모리 세그먼트들로 구성되는 것을 특징으로 하는 직접 액세스 기억 장치.
  13. 제12항에 있어서, 상기 검출 수단은 연속적인 DARs에 대한 소정의 임계값을 선택하기 위한 선택 수단과, 상기 중단 없이 연속되는 각 DAR 시퀀스 내에서 수신된 연속되는 각 DARs의 갯수를 세기 위한 카운팅 수단과, 상기 선택 수단 및 카운팅 수단에 연결되어 상기 연속적 DAR의 수가 상기 소정의 임계값을 넘으면 상기 SAP검출은 발생하고 그렇지 않으면 상기 NAP검출을 발생하기 위한 비교 수단을 포함하는 것을 특징으로 하는 직접 액세스 기억 장치.
  14. 제13항에 있어서, 상기 선택 수단은 상기 각 DAR에 의해 요청된 장기 데이타 블럭들의 갯수에 응답하여 상기 소정의 임계값을 변경시키는 수단을 포함하는 것을 특징으로 하는 직접 액세스 기억 장치.
  15. 제14항에 있어서, 상기 프리펫칭 수단은 중단되기 전에 상기 데이타 블럭들에 대한 최소 갯수의 프리펫치를 완료하기 위한 최소 프리펫칭 수단을 포함하는 것을 특징으로 하는 직접 액세스 기억 장치.
  16. 데이타 블럭들의 시퀀스를 저장하기 위한 광학 기억매체 (optical storage medium)를 구비하며 버퍼 메모리 제어기를 통해 버퍼 메모리에 연결된 광학 데이타 기억 장치 시스템 (optical data storage system)에 있어서, 각자 하나의 액세스 패턴을 갖는 중단없이 연속적인 DAR 시퀀스의 마지막인 다수의 DAR을 프로세서 I/O 제어기로부터 받아들이기 위한 입력 수단과, 상기 광학 기억 매체 및 상기 버퍼 메모리에 연결되어 상기 각 DAR에 의해 요청된 상기 하나 또는 그 이상의 데이타 블럭들 각각을 상기 버퍼 메모리 내에 판독하고 저장하기 위한 펫칭 수단과, 상기 각 DAR에 의해 요청된 하나 또는 그 이상의 상기 블럭에 대해 상기 광학 기억매체에 순차적으로 저장되어 있는 상기 연속된 다수의 데이타 블럭들을 상기 버퍼 메모리내에 판독하고 저장하기 위해 상기 펫칭 수단내에 존재하며, 상기 연속적 다수의 블럭들을 블럭 중복기재 모드(BOM) 또는 순환 중복기재 모드(COM) 중 하나로 상기 버퍼 메모리에 저장하는 프리펫칭 수단과, 상기 펫칭 수단에 연결되어 상기 중단없이 연속적인 DAR 시퀸스내에서 순차적 액세스 패턴(SAP) 또는 비순차적 액세스 패턴(NAP)을 검출하기 위한 검출 수단과, 상기 프리펫칭 수단에 연결되어 상기 SAP 검출에 응답하여 상기 프리펫칭 수단의 기억 모드를 상기 COM으로 스위칭하며 상기 NAP 검출에 응답하여 상기 프리펫칭 수단의 기억 모드를 상기 BOM으로 스위칭하기 위한 스위칭 수단을 포함하는 것을 특징으로 하는 광학 기억 장치 시스템.
  17. 제16항에 있어서, 상기 버퍼 메모리는 상기 SAR 검출에 응답하여는 상기 COM에서, 상기 NAP 검출에 응답하여는 상기 BOM에서 각자 독립적으로 동작하는 다수의 메모리 세그먼트들로 구성되는 것을 특징으로 하는 광학 기억 장치 시스템.
  18. 제17항에 있어서, 상기 검출 수단은 연속적인 DARs에 대한 소정의 임계값을 선택하기 위한 선택 수단과, 상기 중단임이 연속되는 각 DAR 시퀀스 내에서 수신된 연속되는 각 DARs의 갯수를 세기 위한 카운팅 수단과, 상기 선택 수단 및 카운팅 수단에 연결되어 상기 연속적 DAR의 수가 상기 소정의 임계 값을 넘으면 상기 SAP 검출을 발생하고 그렇지 않으면 상기 NAP 검출을 발생하기 위한 비교 수단을 포함하는 것을 특징으로 하는 광학 기억 장치 시스템.
  19. 제18항에 있어서, 상기 선택 수단은 상기 각 DAR에 의해 요청된 상기 데이타 블럭들의 갯수에 응답하여 상기 소정의 임계값을 변경시키는 수단을 포함하는 것을 특징으로 하는 광학 기억 장치 시스템.
  20. 제19항에 있어서, 상기 프리펫칭 수단은 프리펫칭이 중단되기 전에 상기 데이타 블럭들에 대한 최소 갯수의 프리펫치를 완료하기 위한 히소 프리펫칭 수단을 포함하는 것을 특징으로 하는 광학 기억 장치 시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950037466A 1994-11-14 1995-10-27 적응 순환 예측 버퍼 메모리의 동작 방법 및 버퍼 메모리 제어기 KR100227438B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US338,919 1994-11-14
US08/338,919 US5623608A (en) 1994-11-14 1994-11-14 Method and apparatus for adaptive circular predictive buffer management

Publications (2)

Publication Number Publication Date
KR960018905A true KR960018905A (ko) 1996-06-17
KR100227438B1 KR100227438B1 (ko) 1999-11-01

Family

ID=23326694

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950037466A KR100227438B1 (ko) 1994-11-14 1995-10-27 적응 순환 예측 버퍼 메모리의 동작 방법 및 버퍼 메모리 제어기

Country Status (4)

Country Link
US (1) US5623608A (ko)
EP (1) EP0712082A1 (ko)
JP (1) JP2986088B2 (ko)
KR (1) KR100227438B1 (ko)

Families Citing this family (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3620068B2 (ja) * 1994-07-08 2005-02-16 セイコーエプソン株式会社 情報入力装置および情報入力方法
JPH08185271A (ja) * 1994-12-27 1996-07-16 Internatl Business Mach Corp <Ibm> ディスク装置用データ処理方法及びディスク装置
JP3597247B2 (ja) * 1995-03-15 2004-12-02 富士通株式会社 可換媒体型記憶装置及び光ディスク装置及びデータ転送制御方法
EP0752645B1 (en) * 1995-07-07 2017-11-22 Oracle America, Inc. Tunable software control of Harvard architecture cache memories using prefetch instructions
US5761468A (en) * 1996-05-15 1998-06-02 Sun Microsystems Inc Hardware mechanism for optimizing instruction and data prefetching by forming augmented prefetch instructions
KR19980029917A (ko) * 1996-10-28 1998-07-25 김광호 자기 디스크 드라이브에서 읽기 캐쉬의 성능을 높이기 위한 방법
US6553476B1 (en) * 1997-02-10 2003-04-22 Matsushita Electric Industrial Co., Ltd. Storage management based on predicted I/O execution times
JPH10269027A (ja) * 1997-03-26 1998-10-09 Toshiba Corp ディスク装置及び同装置におけるバッファ管理制御方法
US6092149A (en) * 1997-05-28 2000-07-18 Western Digital Corporation Disk drive cache system using a dynamic priority sequential stream of data segments continuously adapted according to prefetched sequential random, and repeating types of accesses
US7088387B1 (en) * 1997-08-05 2006-08-08 Mitsubishi Electric Research Laboratories, Inc. Video recording device responsive to triggering event
US6012106A (en) * 1997-11-03 2000-01-04 Digital Equipment Corporation Prefetch management for DMA read transactions depending upon past history of actual transfer lengths
US6363076B1 (en) 1998-01-27 2002-03-26 International Business Machines Corporation Phantom buffer for interfacing between buses of differing speeds
US6327644B1 (en) 1998-08-18 2001-12-04 International Business Machines Corporation Method and system for managing data in cache
US6141731A (en) * 1998-08-19 2000-10-31 International Business Machines Corporation Method and system for managing data in cache using multiple data structures
US6381677B1 (en) * 1998-08-19 2002-04-30 International Business Machines Corporation Method and system for staging data into cache
US6314478B1 (en) 1998-12-29 2001-11-06 Nec America, Inc. System for accessing a space appended to a circular queue after traversing an end of the queue and upon completion copying data back to the queue
US6260115B1 (en) * 1999-05-13 2001-07-10 Storage Technology Corporation Sequential detection and prestaging methods for a disk storage subsystem
US6622212B1 (en) * 1999-05-24 2003-09-16 Intel Corp. Adaptive prefetch of I/O data blocks
TW441195B (en) * 1999-07-16 2001-06-16 Via Tech Inc Signal decoding method
US6567894B1 (en) 1999-12-08 2003-05-20 International Business Machines Corporation Method and apparatus to prefetch sequential pages in a multi-stream environment
TW455870B (en) * 1999-12-09 2001-09-21 Acer Labs Inc Memory mapping method
US6934807B1 (en) * 2000-03-31 2005-08-23 Intel Corporation Determining an amount of data read from a storage medium
JP3403707B2 (ja) * 2000-09-29 2003-05-06 松下電器産業株式会社 描画装置
US6813693B2 (en) * 2000-12-11 2004-11-02 Microsoft Corporation System and method for the discovery and use of repetitively accessed data
US6988186B2 (en) * 2001-06-28 2006-01-17 International Business Machines Corporation Shared resource queue for simultaneous multithreading processing wherein entries allocated to different threads are capable of being interspersed among each other and a head pointer for one thread is capable of wrapping around its own tail in order to access a free entry
US6848030B2 (en) * 2001-07-20 2005-01-25 Freescale Semiconductor, Inc. Method and apparatus for filling lines in a cache
KR20030032414A (ko) * 2001-10-18 2003-04-26 주식회사 엠씨글로벌 멀티미디어 데이터의 버퍼링 방법
JP2003140965A (ja) * 2001-11-07 2003-05-16 Hitachi Ltd 分散共有メモリ型並列計算機および命令スケジューリング方法
US6957300B2 (en) * 2001-11-30 2005-10-18 Seagate Technology Llc Reducing delay of command completion due to overlap condition
US6795899B2 (en) * 2002-03-22 2004-09-21 Intel Corporation Memory system with burst length shorter than prefetch length
US6920530B2 (en) * 2002-04-23 2005-07-19 Sun Microsystems, Inc. Scheme for reordering instructions via an instruction caching mechanism
US6785772B2 (en) * 2002-04-26 2004-08-31 Freescale Semiconductor, Inc. Data prefetching apparatus in a data processing system and method therefor
US6751709B2 (en) * 2002-05-15 2004-06-15 Sun Microsystems, Inc. Method and apparatus for prefetching objects into an object cache
US7035979B2 (en) * 2002-05-22 2006-04-25 International Business Machines Corporation Method and apparatus for optimizing cache hit ratio in non L1 caches
JP4067887B2 (ja) * 2002-06-28 2008-03-26 富士通株式会社 プリフェッチを行う演算処理装置、情報処理装置及びそれらの制御方法
US6865649B2 (en) * 2002-10-10 2005-03-08 Sun Microsystems, Inc. Method and apparatus for pre-fetching data during program execution
US6931477B2 (en) * 2002-12-31 2005-08-16 Motorola, Inc. Method and apparatus for patching code and data residing on a memory
US8286237B2 (en) * 2003-02-25 2012-10-09 Ibm International Group B.V. Method and apparatus to detect unauthorized information disclosure via content anomaly detection
US6910197B2 (en) * 2003-06-20 2005-06-21 Sun Microsystems, Inc. System for optimizing buffers in integrated circuit design timing fixes
US7139879B2 (en) * 2003-07-24 2006-11-21 International Business Machinces Corporation System and method of improving fault-based multi-page pre-fetches
US8880893B2 (en) * 2003-09-26 2014-11-04 Ibm International Group B.V. Enterprise information asset protection through insider attack specification, monitoring and mitigation
US6983437B2 (en) * 2003-11-05 2006-01-03 Sun Microsystems, Inc. Timing verification, automated multicycle generation and verification
US20050172091A1 (en) * 2004-01-29 2005-08-04 Rotithor Hemant G. Method and an apparatus for interleaving read data return in a packetized interconnect to memory
US7099995B2 (en) * 2004-02-17 2006-08-29 International Business Machines Corporation Metadata access during error handling routines
US7461211B2 (en) * 2004-08-17 2008-12-02 Nvidia Corporation System, apparatus and method for generating nonsequential predictions to access a memory
WO2006038991A2 (en) * 2004-08-17 2006-04-13 Nvidia Corporation System, apparatus and method for managing predictions of various access types to a memory associated with cache
US20060074872A1 (en) * 2004-09-30 2006-04-06 International Business Machines Corporation Adaptive database buffer memory management using dynamic SQL statement cache statistics
US20060200631A1 (en) * 2005-03-02 2006-09-07 Mitsubishi Denki Kabushiki Kaisha Control circuit and control method
US7340710B1 (en) 2005-04-18 2008-03-04 Sun Microsystems, Inc. Integrated circuit binning and layout design system
US7404161B2 (en) * 2005-06-08 2008-07-22 Sun Microsystems, Inc. Fullchip functional equivalency and physical verification
US7996623B2 (en) * 2006-06-30 2011-08-09 Seagate Technology Llc Read ahead storage control
US7590800B2 (en) * 2006-06-30 2009-09-15 Seagate Technology Llc 2D dynamic adaptive data caching
US7743216B2 (en) * 2006-06-30 2010-06-22 Seagate Technology Llc Predicting accesses to non-requested data
KR100837400B1 (ko) 2006-07-20 2008-06-12 삼성전자주식회사 멀티스레딩/비순차 병합 기법에 따라 처리하는 방법 및장치
US7676630B2 (en) * 2006-10-05 2010-03-09 Sun Microsystems, Inc. Method and apparatus for using a determined file access pattern to perform caching in a file system
US20090210622A1 (en) * 2008-02-19 2009-08-20 Stefan Birrer Compressed cache in a controller partition
KR100998929B1 (ko) * 2009-01-23 2010-12-09 한국과학기술원 캐쉬 컨트롤러 장치, 캐쉬 컨트롤러 장치를 이용한 인터페이스 방법 및 프로그래밍 방법
US7890675B2 (en) * 2009-03-05 2011-02-15 International Business Machines Corporation Apparatus, system, and method for real time job-specific buffer allocation
US20110035804A1 (en) * 2009-04-07 2011-02-10 Pratyush Moghe Appliance-based parallelized analytics of data auditing events
WO2010118135A2 (en) * 2009-04-07 2010-10-14 Tizor Systems, Inc. Distributed data search, audit and analytics
WO2011010184A1 (en) * 2009-07-20 2011-01-27 Freescale Semiconductor, Inc. Signal processing system, integrated circuit comprising buffer control logic and method therefor
KR101608671B1 (ko) * 2009-12-16 2016-04-05 삼성전자주식회사 휴대 단말기의 프로세서 간 데이터 통신 방법 및 장치
JP5730126B2 (ja) * 2011-05-18 2015-06-03 キヤノン株式会社 データ供給装置、キャッシュ装置、データ供給方法、キャッシュ方法およびプログラム
US9239871B2 (en) * 2011-07-06 2016-01-19 Ca, Inc. System and method for analyzing sequential data access efficiency
CN104520808A (zh) * 2012-07-12 2015-04-15 惠普发展公司，有限责任合伙企业 提供待检索的数据
US20140250077A1 (en) * 2013-03-01 2014-09-04 Storagecraft Technology Corporation Deduplication vault storage seeding
US8732135B1 (en) * 2013-03-01 2014-05-20 Storagecraft Technology Corporation Restoring a backup from a deduplication vault storage
US8874527B2 (en) 2013-03-01 2014-10-28 Storagecraft Technology Corporation Local seeding of a restore storage for restoring a backup from a remote deduplication vault storage
US8738577B1 (en) 2013-03-01 2014-05-27 Storagecraft Technology Corporation Change tracking for multiphase deduplication
US8751454B1 (en) 2014-01-28 2014-06-10 Storagecraft Technology Corporation Virtual defragmentation in a deduplication vault
JP2016028319A (ja) * 2014-07-08 2016-02-25 富士通株式会社 アクセス制御プログラム、アクセス制御装置及びアクセス制御方法
CN107358415B (zh) * 2017-07-24 2021-01-12 隆鑫通用动力股份有限公司 一种sap外协下阶物料采购与管控方法
JP7452031B2 (ja) 2020-01-27 2024-03-19 富士通株式会社 情報処理装置，情報処理システム及びプログラム

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4377852A (en) * 1980-03-31 1983-03-22 Texas Instruments Incorporated Terminal emulator
US4442488A (en) * 1980-05-05 1984-04-10 Floating Point Systems, Inc. Instruction cache memory system
US4882642A (en) * 1987-07-02 1989-11-21 International Business Machines Corporation Sequentially processing data in a cached data storage system
JP2514208B2 (ja) * 1987-07-15 1996-07-10 富士通株式会社 ホットスタンドバイメモリ−コピ−方式
US4926323A (en) * 1988-03-03 1990-05-15 Advanced Micro Devices, Inc. Streamlined instruction processor
US5003471A (en) * 1988-09-01 1991-03-26 Gibson Glenn A Windowed programmable data transferring apparatus which uses a selective number of address offset registers and synchronizes memory access to buffer
US5255136A (en) * 1990-08-17 1993-10-19 Quantum Corporation High capacity submicro-winchester fixed disk drive
US5235551A (en) * 1991-01-08 1993-08-10 Pacific Data Products, Inc. Memory addressing scheme
DE69230101T2 (de) * 1991-06-04 2000-03-02 Quantum Corp Miniaturplattenantriebsgerät mit eingebettetem Servosektor und trennbaren Datenfeldern und sofortiger Datenblockreihenfolge
ATE185631T1 (de) * 1991-08-16 1999-10-15 Cypress Semiconductor Corp Dynamisches hochleistungsspeichersystem
US5285527A (en) * 1991-12-11 1994-02-08 Northern Telecom Limited Predictive historical cache memory
US5381539A (en) * 1992-06-04 1995-01-10 Emc Corporation System and method for dynamically controlling cache management

Also Published As

Publication number Publication date
JPH08212054A (ja) 1996-08-20
EP0712082A1 (en) 1996-05-15
JP2986088B2 (ja) 1999-12-06
US5623608A (en) 1997-04-22
KR100227438B1 (ko) 1999-11-01

Similar Documents

Publication Publication Date Title
KR960018905A (ko) 적응 순환 예측 버퍼 메모리의 동작 방법 및 버퍼 메모리 제어기
US4493026A (en) Set associative sector cache
KR930022210A (ko) 캐시 미스 버퍼
US5210842A (en) Data processor having instruction varied set associative cache boundary accessing
KR920004962A (ko) 디지탈신호처리장치용 가상의 긴명령어 메모리장치 및 그 명령어 발생방법
KR980004057A (ko) 높은 차선계수 레이드(raid) 응용 프로그램에서 비정렬 입/출력 기록 요구의 효과적인 관리를 위한 방법 및 장치
KR840008849A (ko) 버퍼 기억장치 제어 시스템
KR930014089A (ko) 데이터 전송 장치
EP0580943A1 (en) Cache miss prediction method and apparatus for use with a paged main memory in a data processing system
US4803654A (en) Circular first-in, first out buffer system for generating input and output addresses for read/write memory independently
US6385720B1 (en) Branch prediction method and processor using origin information, relative position information and history information
CA2121221C (en) High speed cache miss prediction method and apparatus
KR970071286A (ko) 고성능 데이터 처리 시스템에서 4-웨이 최소 최근 사용 메카니즘의 구현 방법과 이를 포함한 캐시 메모리
CN103207776A (zh) 一种gene乱序发射处理器内核
KR970071304A (ko) 저장 장치 신뢰도를 높이기 위한 방법 및 장치
US20050013181A1 (en) Assisted memory device with integrated cache
JP4892387B2 (ja) 実行パス検出装置、情報処理装置、実行パス検出方法、プログラム及び記録媒体
US5953454A (en) Minimum distance storage device
JPH03116345A (ja) データ処理装置
SU1649542A1 (ru) Устройство дл управлени подпрограммами
JPS59116991A (ja) 連想メモリ装置
SU1087979A1 (ru) Устройство дл ввода информации
JPH02204834A (ja) オペランド差換え方式
JPS59202556A (ja) フアイル・アクセス装置
KR970002575A (ko) 디스크 구동 기록장치의 버퍼검색장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
LAPS Lapse due to unpaid annual fee