KR960016497B1 - 비휘발성메모리 장치의 고전압 방전 회로 - Google Patents

비휘발성메모리 장치의 고전압 방전 회로 Download PDF

Info

Publication number
KR960016497B1
KR960016497B1 KR1019920000056A KR920000056A KR960016497B1 KR 960016497 B1 KR960016497 B1 KR 960016497B1 KR 1019920000056 A KR1019920000056 A KR 1019920000056A KR 920000056 A KR920000056 A KR 920000056A KR 960016497 B1 KR960016497 B1 KR 960016497B1
Authority
KR
South Korea
Prior art keywords
high voltage
discharge
discharge circuit
voltage discharge
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019920000056A
Other languages
English (en)
Other versions
KR930017034A (ko
Inventor
고용남
이웅무
Original Assignee
삼성전자 주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 김광호 filed Critical 삼성전자 주식회사
Priority to KR1019920000056A priority Critical patent/KR960016497B1/ko
Publication of KR930017034A publication Critical patent/KR930017034A/ko
Application granted granted Critical
Publication of KR960016497B1 publication Critical patent/KR960016497B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories

Landscapes

  • Read Only Memory (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

요약 없음

Description

비휘발성메모리 장치의 고전압 방전 회로
제1도는 일반적인 고전압발생 및 방전수단의 블록도이고,
제2도는 종래의 고전압발생 및 방전수단을 블록별로 나타낸 회로도이고,
제3도는 정보기록 동작모드에 있어서 시간에 따라 신호파형의 흐름을 나타낸 타이밍도이고,
제4A도는 내지 제4C도는 본 발명에 의한 고전압 방전수단의 실시예들을 구체적인 회로로 나타내며,
제5도는 방전소자의 부저항계수를 갖는 스냅백 영역을 나타내는 I-V 특성곡선을 나타내고,
제6도는 게이트 인듀스드항복 특성을 I-V 특성곡선상에 나타내었다.
본 발명은 부유(floating)게이트와 제어게이트를 구비하여 이루어진 비휘발성 반도체 기억장치에 관한 것으로, 특히 데이타를 기억 장치에 개서하는 과정에서 필요한 고전압의 방전시 방전소자가 파괴되는 것을 방지하는 진일보된 고전압 방전회로에 관한 것이다.
비휘발성 메모리인 EEPROM(eresable programmble Read-Only Memory), Electrical EEPROM(이하 EEPROM) 및 Flash 소자는 데이타를 기록하는 동작모드(mode)에서 고전압의 사용이 필수적인 요건이다. 그 가운데, 현재 널리 사용되고 있는 EEPROM의 구조를 살펴보면 반도체 기판위에 게이트전압이 인가되는 제어게이트와 전하가 저장되는 부유게이트가 형성되고 상기 부유게이트와 반도체기판사이에 얇은 산화막(약 100Å)으로 이루어져 있다. 상기 EEPROM은 상기 제어게이트에 전압을 가함에 따라 반도체 기판과 상기 부유게이트 사이에 터널효과(tunnel effect)가 발생하여 상기의 얇은 산화막을 통하여 전하가 이동하는 현상을 이용한다. 여기서 드레인-소스기판을 접지하고 게이트에 고전압(약 20V 정도)을 이용하면, 상기 부유게이트는 전자를 받아들이고 드레인-소스간에는 채널이 형성되지 않아 전류가 흐르지 않게 정보소거 상태가 되며, 반대로 정보기록 동작상태의 경우는 게이트를 접지하고 드레인에 고전압(약 20V정도)을 인가하면, 상기 부유게이트에 양의 전하가 대전되어 드레인-소스간에 n형 채널이 형성되고 전류가 흐르게 되는 것이다.
한편 정보기록 모드(mode)에서는 전하의 충·방전동작이 고전압으로 이루어져 고전압에 의해 MOS 소자가 파괴될 가능성을 피할 수 없으며, 나아가 반도체 메모리 장치의 신뢰성에도 크게 영향을 미친다.
특히, 고전압이 방전될 경우 방전소자가 부(-)의 저항계수를 가지는 스낵백(snap-back)영역에서 동작하게 되면 순간적으로 많은 전하가 상기 방전소자를 통하여 반전되어 과도한 전류가 흐르게 되므로 방전소자의 게이트 산화막이 파괴된다.
첨부한 제1도는 상기한 일반적인 고전압발생 및 방전수단의 블록도를 나타내며, 고전압 발생수단(100)과 방전수단(200) 및 기생 캐패시터(Cp)를 회로적으로 모델링한 것이다.
즉, 고전압 발생수단(100)에서 발생된 고전압은 정보기록 동작시 공동배선(11)을 통해 비트라인(이하 B/L), 워드라인(이하 W/L) 및 선택라인(이하 S/L)에 전달되어 필요한 정보를 기록하게 되는데, 상기 공통배선(11)에는 용량이 매우큰 기생캐패시터(Cp)의 제1전극과 방전수단(M21)의 일단자가 각각 병렬로 연결된다.
제2도는 상기한 제1도의 블록도를 구체적인 종래의 회로도로 나타낸 것이다.
고전압 발생수단(100)은 게이트단자와 드레인단자가 접속되어 있는 복수개의 MOS 소자(M11,M12...)를 구비하고, 상기한 접속단자는 인접된 MOS 소자의 소스단자에 각각 직렬로 연결되어 각 MOS 소자의 게이트 단자에는 펄스신호(ø 또는 ø)가 교대로 인가되어 전압을 순차적으로 펌핑(pumping)하여 고전압이 발생하도록 구성되며, 상기한 고전압은 공통배선(11)을 통해 B/L, W/L, 또는 S/L에 전달된다.
또, 방전수단(200)은 게이트단자를 통해 방전신호(DS)가 인가되고 드레인단자는 공통배선(11)에 연결된 MOS 소자(M21)로 구성되며 상기한 MOS 소자(M21)의 소오스 단자는 접지된다.
제3도는 정보 기록 동작 모드의 시간에 따른 신호파형의 흐름을 나타낸 타이밍도(timing diagram)이며, 상기의 타이밍도를 이용하여 종래회로도(제2도)에서의 정보기록동작을 살펴보자.
타이밍도에서 보듯이(write)신호가 L(low)레벨로 됨과 동시에 고전압 발생수단(100)의 각 MOS 소자의 게이트에 펄스신호 ø, 또는가 교대로 인가되면 전원전압소자(M1)로부터 펌핑소자(M11,M12,...)를 거쳐 고전압(Vpp)이 발생되어 정보기록에 필요한 전압레벨(15~20V)에 도달하게 된다. 이와 같이 고전압 레벨을 공통배선(11)을 통해 W/L에 인가하면 비휘발성 메모리 소자에 정보가 기록된다.
상기한 정보의 기록 동작이 끝난후 신호가 "H(high)"레벨로 되고 방전소자(M21)의 게이트단자에 방전신호인 DS(discharge signal)에 의해 숏펄스(short pulse(10nS-1㎲)가 인가되면, 그 순간 기생 캐패시터(Cp)에 축적된 고전압이 방전소자(M21)를 통해 방전된다.
이때, 상기 방전소자(M21)의 실리콘기판내의 드레인 영역에 순간적인 고전압이 인가되어 강한 전계가 발생되면 방전소자(M21)가 제5도에 나타낸 I-V 특성에서와 같이 부(-)의 저항계수를 갖는 스냅-백영역에서 동작되어 실리콘기판내로 큰 전류가 흐르게 된다. 또 상기 드레인측고전계에 의해 가속된 전자는 충분한 에너지를 받아 핫 일렉트론(hot-electron)으로 여기되어 방전소자의 채널영역을 통과하는 동안 게이트 산화막에 트랩(trap)된다. 이와같이 게이트산화막에 트랩된 핫일렉트론은 온도, 바이어스(bias)등과 같은 주위변수에 따라 활성화되어 게이트산화막에서의 에너지 밴드(energy-band)를 휘게하고, 이로인해 상기 게이트 산화막의 파괴를 초래한다.
따라서, 본 발명은 정보의 기록동작 수행모드에서 정보의 기록이 끝난후, 고전압을 방전시키는 동안에 방전소자가 부의 저항계수영역에서 동작되는 것을 방지하는 비휘발성 메모리장치의 고전압 방전수단을 제공하는데 그 목적이 있다.
상기한 목적을 이루기 위한 본 발명의 바람직한 구성은 고전압 발생수단의 기생용량이 큰 공통배선에 드레인이 연결되고, 소오스가 접지되고 게이트에 방전신호가 공급되는 고전압 방전용 MOS 소자를 구비한 반도체 장치의 고전압 방전회로에 있어서, 상기 배선과 상기 고전압 방전용 MOS 소자 사이에 상기 MOS 소자를 보호하기 위한 전압강하수단을 개재한 것을 특징으로 한다.
상기한 구성에서 본 발명의 고전압 방전수단에 의하면, 고전압이 방전소자의 드레인단자에 이르기전에 전압강하수단을 거치게 되면서 일정수둔의 전압레벨이 공급되므로 방전소자가 스냅백영역에서 동작하는 것을 방지하게 된다.
이하 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
제4도는 본 발명에 의한 고전압방전수단의 바람직한 실시예들을 나타내고 있다.
제4A도는 본 발명에 의한 고전압방전수단의 일실시예로, 고전압 발생수단(100)에서 인출된 공통배선(11)의 접속점(12)과 방전소자(M23)에 드레인단자 사이에 직렬연결되고 게이트 단자는 공급전원(Vcc ; 13)에 연결시킨 증가형 MOS 부하소자(M22)를 구비하며 기생캐패시터(Cp)의 일단자는 상기 공통배선(11)에 병렬 접속하고 상기 방전소자(M22)의 소오스 단자 및 기생 캐패시터(Cp)의 일단자는 각각 접지되어 있다.
상기한 구성의 본 발명에 의하면 정보기록동작(신호의 "L"레벨)후 비동작상태(신호의 "H"레벨)로 전환되는 동안에 기생 캐패시터(Cp)로부터 많은 양의 전하를 방전하게 되는데, 이때, 게이트가 공급전원(13)에 연결된 상기한 부하소자(M22)의 드레인에 기생캐패시터로부터 방전되는 고전압이 인가되며, 첨부한 제6도에서와 같은 게이트-인듀스드항복(gate-induced breakdown)이 부하소자(M22)에서 일어나지 않는한 Vcc-Vth(M22소자의 스레쉬 홀드전압)만큼의 전압이 상기 방전소자(M23)의 드레인 단자에 공급된다. 이때, 상기 방전소자(M23)의 게이트에 방전신호(DS)가 인가되면 과전압이 없는 정상적인 상태에서 상기 고전압을 방전하게 된다.
또, 제4B도는 본 발명에 의한 고전압 방전수단의 다른 실시예를 보이고 있으며, 여기서는 전술한 본 발명의 증가형 MOS 부하소자(M22)대신에 공핍형 MOS 부하소자(M24)를 이용하고 있다.
상기한 구성에 의하면 방전소자(M25)의 드레인 단자에 Vcc+Vth(M24) 만큼의 전압이 공급되며, 실제로는 증가형 MOS 부하소자(M22)에 비해 2~3V정도 더높은 전압이 방전소자(M25)의 드레인에 공급된다. 이때, 게이트 단자에 방전신호(DS)를 인가하면 상기 방전소자(M25)가 스냅백영역에 들지않고 고전압을 방전할 수 있다.
또한 제4C도는 본 발명에 의한 고전압 방전수단의 또 다른 실시예를 보여 주고 있는데, 전술한 실시예들과는 또 다른 부하소자로부터 네이티브(native)형 MOS 부하소자(M26)를 사용하여 방전동작시 방전소자(M27)의 드레인 단자에 Vcc-Vth(M26)만큼의 전압을 공급하는데 실제로는 상기 부하소자(M26)의 스레쉬홀드전압은 거의 "0"에 가까우므로 소자(M27)의 드레인에 인가되는 전압 레벨을 전원전압(Vcc)과 거의 같다.
따라서 상술한 본 발명의 고전압 방전수단을 비휘발성 메모리장치에 적용하면 정보의 기록동작 모드에서 고전압 방전시 전압강하수단(M22,M24,M26)에 의해 방전소자가 스냅백영역에서 동작하는 것을 방지여 방전 소자의 게이트 산화막이 파괴되는 것을 방지할 수 있으며, 나아가 반도체장치의 신뢰성을 크게 향상시킬 수 있음은 물론이다.
본 발명은 상기 실시예에 한하지 않으며 본 발명의 기술적 사상내에서 또 다른 변형이 동분야에 통상의 지식의 가진자에 의해 실시가능함은 명백하다.

Claims (5)

  1. 전원전압보다 높은 고전압이 인가되어 기생용량이 큰 배선과 고전압 방전용 MOS 트랜지스터 사이에 전압강하 수단을 개재하는 반도체 장치의 고전압 방전회로에 있어서, 상기 전압강하 수단은, 그 게이트에는 전원전압이 공급되고, 그 드레인에는 상기 배선에 연결되고, 그 소오스에는 상기 고전압 방전용 MOS 트랜지스터의 드레인이 연결되는 MOS 트랜지스터인 것을 특징으로 하는 고전압 방전회로.
  2. 제1항에 있어서, 상기 전압강하 수단은 증가형 MOS 트랜지스터인 것을 특징으로 하는 고전압 방전회로.
  3. 제1항에 있어서, 상기 전압강하 수단은 공핍형 MOS 트랜지스터인 것을 특징으로 하는 고전압 방전회로.
  4. 제1항에 있어서, 상기 전압강하 수단은 네이티브형 MOS 트랜지스터인 것을 특징으로 하는 고전압 방전회로.
  5. 제1항에 있어서, 상기 배선은 비 휘발성 메모리장치의 비트라인 또는 워드라인인 것을 특징으로 하는 고전압 방전회로.
KR1019920000056A 1992-01-06 1992-01-06 비휘발성메모리 장치의 고전압 방전 회로 Expired - Fee Related KR960016497B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920000056A KR960016497B1 (ko) 1992-01-06 1992-01-06 비휘발성메모리 장치의 고전압 방전 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920000056A KR960016497B1 (ko) 1992-01-06 1992-01-06 비휘발성메모리 장치의 고전압 방전 회로

Publications (2)

Publication Number Publication Date
KR930017034A KR930017034A (ko) 1993-08-30
KR960016497B1 true KR960016497B1 (ko) 1996-12-12

Family

ID=19327564

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920000056A Expired - Fee Related KR960016497B1 (ko) 1992-01-06 1992-01-06 비휘발성메모리 장치의 고전압 방전 회로

Country Status (1)

Country Link
KR (1) KR960016497B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100481826B1 (ko) * 1997-05-09 2005-07-18 삼성전자주식회사 반도체메모리장치의비트라인디스챠아지회로
US11587622B2 (en) 2020-06-15 2023-02-21 Samsung Electronics Co., Ltd. Non-volatile memory device including high voltage switching circuit, and operation method of the non-volatile memory device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100481826B1 (ko) * 1997-05-09 2005-07-18 삼성전자주식회사 반도체메모리장치의비트라인디스챠아지회로
US11587622B2 (en) 2020-06-15 2023-02-21 Samsung Electronics Co., Ltd. Non-volatile memory device including high voltage switching circuit, and operation method of the non-volatile memory device

Also Published As

Publication number Publication date
KR930017034A (ko) 1993-08-30

Similar Documents

Publication Publication Date Title
JP4966472B2 (ja) 小ページサイズの書込みと消去を有する電気的消去可能プログラマブル読出し専用メモリ
EP0509698A2 (en) Contactless EPROM array
US5790460A (en) Method of erasing a flash EEPROM memory
JPH0927560A (ja) 不揮発性半導体記憶装置
JPH06302828A (ja) 半導体不揮発性記憶装置
JPS58119667A (ja) ダイナミツク・ランダム・アクセス・メモリ装置
JP2672688B2 (ja) 不揮発性半導体記憶装置の駆動方法
US6122201A (en) Clipped sine wave channel erase method to reduce oxide trapping charge generation rate of flash EEPROM
US5838618A (en) Bi-modal erase method for eliminating cycling-induced flash EEPROM cell write/erase threshold closure
JPH05299615A (ja) 半導体記憶装置
US5862078A (en) Mixed mode erase method to improve flash eeprom write/erase threshold closure
JPH0750556B2 (ja) 半導体記憶装置
JP2754887B2 (ja) 不揮発性半導体記憶装置及びその書き込み・消去方法
US6760270B2 (en) Erase of a non-volatile memory
JP3175665B2 (ja) 不揮発性半導体記憶装置のデータ消去方法
US5581502A (en) Method for reading a non-volatile memory array
JP2638654B2 (ja) 半導体不揮発性記憶装置
US6049484A (en) Erase method to improve flash EEPROM endurance by combining high voltage source erase and negative gate erase
US5903499A (en) Method to erase a flash EEPROM using negative gate source erase followed by a high negative gate erase
KR960016497B1 (ko) 비휘발성메모리 장치의 고전압 방전 회로
US6954379B2 (en) Power-on reset circuit for erasing of split gate flash memory reference cells
US5528536A (en) Method and device for supplying negative programming voltages to non-volatile memory cells in a non-volatile memory device
US20050083738A1 (en) Non-volatile memory technology suitable for flash and byte operation application
US5208772A (en) Gate EEPROM cell
TWI220298B (en) Method of erasing non-volatile memory data

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19920106

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19920106

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19940629

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 19940817

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 19940629

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

PJ2001 Appeal

Appeal kind category: Appeal against decision to decline refusal

Decision date: 19961031

Appeal identifier: 1994201001833

Request date: 19940916

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

Comment text: Decision on Publication of Application

Patent event code: PG16051S01I

Patent event date: 19961121

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19970305

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19970416

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19970416

End annual number: 3

Start annual number: 1

PR1001 Payment of annual fee

Payment date: 19991112

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20001120

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20011107

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20021108

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20031107

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20040331

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20051109

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20061128

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20061128

Start annual number: 11

End annual number: 11

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee