KR960013941B1 - 파우어 트랜지스터 - Google Patents

파우어 트랜지스터 Download PDF

Info

Publication number
KR960013941B1
KR960013941B1 KR1019880008129A KR880008129A KR960013941B1 KR 960013941 B1 KR960013941 B1 KR 960013941B1 KR 1019880008129 A KR1019880008129 A KR 1019880008129A KR 880008129 A KR880008129 A KR 880008129A KR 960013941 B1 KR960013941 B1 KR 960013941B1
Authority
KR
South Korea
Prior art keywords
emitter
power transistor
junction
current
voltage
Prior art date
Application number
KR1019880008129A
Other languages
English (en)
Other versions
KR900001033A (ko
Inventor
허동현
Original Assignee
엘지반도체 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지반도체 주식회사, 문정환 filed Critical 엘지반도체 주식회사
Priority to KR1019880008129A priority Critical patent/KR960013941B1/ko
Publication of KR900001033A publication Critical patent/KR900001033A/ko
Application granted granted Critical
Publication of KR960013941B1 publication Critical patent/KR960013941B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

내용 없음.

Description

파우어 트랜지스터
제1도는 종래 파우어 트랜지스터의 구조도.
제2도는 파우어 트랜지스터의 등가 회로도.
제3도는 본 발명에 따른 파우어 트랜지스터의 에미터 구조도.
* 도면의 주요부분에 대한 부호의 설명
10 : 에미터 접촉부 20 : 에미터 확산층
30 : 안정기 저항
본 발명은 파우어 IC(Integrated Circuit)의 파우어 트랜지스터에 관한 것으로, 특히 메탈(Metal)저항을 고려해서 설계하도록 하여 전류의 집중적인 흐름을 억제하는데 적당하도록 한 파우어 트랜지스터의 에미터 구조에 관한 것이다.
일반적으로 이산형(Discrete) 파우어 트랜지스터가 아닌 선형(Linear) IC의 파우어 트랜지스터를 다음과 같은 원칙아래 구성하였는데, 그 원칙은 베이스 확산(Base Spreading) 저항의 영향을 줄이고 전류를 분산시키기 위한 인터디지테이티드(Interdigitated) 구조를 갖도록 하고, 콜렉터 시리즈(Collector Series) 저항을 줄이기 위한 고농도 n확산층의 콜렉터를 삽입하며 에미터 전류의 불균형을 억제하기 위한 안정기(Ballast) 저항을 삽입하고, 그리고 회로 단락시 에미터를 보호하기 위한 보호 저항을 삽입하도록 한 원칙으로 되어 있다.
종래의 파우어 트랜지스터 구조는 제1도에서 보는 바와 같이, 메탈저항에 의한 P-N 접합부의 전압 변동에 따른 전류 집중을 억제하기 위해서 안정기 저항(1)을 에미터 확산층(2)과 에미터 접촉부(3) 사이에 복수개 설치하고, 일측에는 회로 단락시에 에미터를 보호하기 위한 단락보호용 저항(4)을 설치하는 구성으로, 미설명부호 5는 베이스 집촉부, 6은 베이스 확산층, 7은 콜렉터 확산층이다.
상기 구성의 동작 상태를 살펴보면, 제1도의 구조도에서 안정기 저항(1)이 에미터 화산층(2)과 에미터 접촉부(3) 사이에 설치되어 에미터 확산층(2)과 에미터 접촉부(3)의 사이에서 안정기 저항(1)이 전압의 변동에 따른 전류 집중을 억제하도록 하고, 이에 대한 등가회로는 제2도에서 보는 바와 같이 각 트랜지스터의 에미터의 P-N 접합부에 흐르는 전류(IEl-IEm)가 안정기 저항(REl-REm) 있는데, P-N 접합부의 어느 한 부분에 많은 전류가 흐르면 에미터 접촉부(3)에서 P-N 접합부까지의 에미터 확산충이 저항의 역할을 해서 접합부의 전압을 낮추어 주므로써 전류를 억제하게 된다.
이와같이 동작되는 기존의 기술에 있어서는, 안정기 저항이 에미터 단자로부터 P-N 접합까지의 거리에 무관하게 일정한 간격(크기)으로 되어 있어 과전류에 대한 억제역할을 수행할 수는 있으나, 모든 접합면에서 전류를 균일하게 할 수 없게 되어 에미터 단자와 가까운 접합면은 많은 전류가 흐르게 되어 국부적인 과열은 소자를 파괴시키는 등의 문제점이 있었다.
따라서 상기한 문제점을 개선시킨 본 발명의 기술 구성을 첨부된 도면에 따라 설명하면 다음과 같다.
제3도는 본 발명에 따른 파우어 트랜지스터의 에미터 구조를 나타낸 것으로, 파우어 트랜지스터의 에미터 접합부의 전류 밀도를 균등히 하기 위해 에미터 단자측의 에미터 접촉부(10)에서 에미터 P-N 접합부(20) 사이의 길이를 늘려서 메탈에 의한 전압강하에 무관하게 에미터 P-N 접합부(20)의 전압을 일정하게하며, 이때 에미터 P-N 접합부(20)의 형태는 포물선 형태로 하는 구성으로, 미 설명부호 30은 안정기 저항이다.
상기 구조의 동작 상태 및 작용 효과를 첨부된 도면에 따라 설명하면, 에미터 단자에서의 거리가 가까운 접합부의 경우는 안정기 저항(RE)이 크게 되므로써 모든 접합부의 전압이 일정하게 되어 전류밀도가 균등하게 된다.
즉, 기존의 파우어 트랜지스터에 있어서는 안정기 저항값이 RE1=RE2=RE3=…=RE이나, 본 발명에 따른 파우어 트랜지스터의 에미터 구조는 RE(x)=REo+RMe·X2로 되어 모든 접합부의 전압이 일정하게 되어 전류 밀도가 균등하게 된다.
따라서 본 발명에 따른 파우어 트랜지스터의 에미터 구조는 이상의 설명에서와 같이, P-N 접합부의 전류 밀도를 균등하게 하므로써 큰 전류가 흐를때 접합부의 국부적인 과열로 인해 소자가 파괴되는 것을 방지시키게 되며, 또한 에미터의 형태가 포물선 형으로 되어 전류의 증가에 따른 에미터 메탈의 설계가 용이하게 되는 효과를 갖게 된다.

Claims (1)

  1. 파우어 트랜지스터에 있어서, 파우어 트랜지스터의 에미터 단자측 에미터 접촉부(10)에서 에미터 P-N 접합부(20) 사이의 길이를 늘려 P-N 접합부(20)를 포물선 형태로 하여, 메탈에 의한 전압 강하에 무관하게 에미터 P-N 접합부(20)의 전압을 일정하게 하도록 에미터 층을 구성한 것을 특징으로 하는 파우어 트랜지스터.
KR1019880008129A 1988-06-30 1988-06-30 파우어 트랜지스터 KR960013941B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019880008129A KR960013941B1 (ko) 1988-06-30 1988-06-30 파우어 트랜지스터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019880008129A KR960013941B1 (ko) 1988-06-30 1988-06-30 파우어 트랜지스터

Publications (2)

Publication Number Publication Date
KR900001033A KR900001033A (ko) 1990-01-31
KR960013941B1 true KR960013941B1 (ko) 1996-10-10

Family

ID=19275783

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880008129A KR960013941B1 (ko) 1988-06-30 1988-06-30 파우어 트랜지스터

Country Status (1)

Country Link
KR (1) KR960013941B1 (ko)

Also Published As

Publication number Publication date
KR900001033A (ko) 1990-01-31

Similar Documents

Publication Publication Date Title
CA1170784A (en) Protective semiconductor device utilizing back-to- back zener diodes
US5430311A (en) Constant-voltage diode for over-voltage protection
US4967256A (en) Overvoltage protector
KR0159451B1 (ko) 반도체장치의 보호회로
JPH0145296B2 (ko)
JPH0334659B2 (ko)
KR100194496B1 (ko) 반도체 장치
SE8500924D0 (sv) Halvledaranordning innefattande en integrerad halvledarkrets av cmos-typ
KR100276495B1 (ko) 상보형 금속 산화물 반도체(cmos) 기술의 집적 전자 회로용 극성 반전 보호 장치
US4262295A (en) Semiconductor device
KR960013941B1 (ko) 파우어 트랜지스터
KR100206675B1 (ko) 반도체 집적 회로 장치
US6891206B2 (en) Lateral thyristor structure for protection against electrostatic discharge
US6061218A (en) Overvoltage protection device and method for increasing shunt current
KR970072377A (ko) 보호 회로
GB2208257A (en) Overvoltage protector
KR890008979A (ko) 모놀리식 과전압 보호용 어셈블리
KR880014674A (ko) 보호회로를 갖는 집적회로
JP2784458B2 (ja) サージ防護素子
JP2655575B2 (ja) サージ防護素子
KR900701033A (ko) 정전기 방전 보호회로
US5880514A (en) Protection circuit for semiconductor device
US6538291B1 (en) Input protection circuit
JP3577808B2 (ja) 半導体集積装置
KR950002453Y1 (ko) 반도체 패드 보호소자

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040920

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee