KR960013140B1 - Fabricating method of semiconductor device - Google Patents

Fabricating method of semiconductor device Download PDF

Info

Publication number
KR960013140B1
KR960013140B1 KR1019880003382A KR880003382A KR960013140B1 KR 960013140 B1 KR960013140 B1 KR 960013140B1 KR 1019880003382 A KR1019880003382 A KR 1019880003382A KR 880003382 A KR880003382 A KR 880003382A KR 960013140 B1 KR960013140 B1 KR 960013140B1
Authority
KR
South Korea
Prior art keywords
layer
pattern
photoresist
piq
forming
Prior art date
Application number
KR1019880003382A
Other languages
Korean (ko)
Other versions
KR890015377A (en
Inventor
나관구
Original Assignee
엘지반도체 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지반도체 주식회사, 문정환 filed Critical 엘지반도체 주식회사
Priority to KR1019880003382A priority Critical patent/KR960013140B1/en
Publication of KR890015377A publication Critical patent/KR890015377A/en
Application granted granted Critical
Publication of KR960013140B1 publication Critical patent/KR960013140B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Abstract

The method of fabricating semiconductor device comprises the steps of : forming an oxide film(22) on a semiconductor substrate(21) and a first Al layer(23) pattern on the oxide film(22); forming a PIQ layer(24) on the oxide film(22) and on the first Al pattern and a photoresist layer(25) on the PIQ layer(24); forming a photoresist pattern; forming a mask metal layer(26) on the photoresist pattern and forming a mask metal layer pattern by removing the photoresist pattern; exposing the first Al pattern by etching the PIQ layer(24); and forming a second Al layer(27) connecting the first Al layer pattern.

Description

반도체 소자의 제조 방법Manufacturing Method of Semiconductor Device

제1도 및 제2도는 종래의 반도체 소자 제조 과정을 보인 공정도.1 and 2 are process drawings showing a conventional semiconductor device manufacturing process.

제3도는 본 발명의 반도체 소자 제조 과정을 보인 공정도.3 is a process chart showing a semiconductor device manufacturing process of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

21 : 기판22 : 산화막21 substrate 22 oxide film

23 : 제1 Al 층24 : PIQ 필름23: first Al layer 24: PIQ film

25 : 포토 레지스터26 : 마스크용 메탈25: photoresist 26: metal for the mask

27 : 제2 Al 층27: second Al layer

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 자기 정합(self alignment)으로 PIQ 필름의 습식 에칭(wet etching)을 수행하여 제조 공정을 단축시킬 수 있게 한 반도체 소자의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of manufacturing a semiconductor device capable of shortening a manufacturing process by performing wet etching of a PIQ film by self alignment.

일반적으로 반도체 소자에서 3㎛×3㎛ 정도의 접촉 스프링(string)을 형성할 때에 PIQ 필름 위에 포토레지스터를 사용하여 실시하게 된다. 그런데 습식 에칭에 의해 PIQ 필름의 사이드 에칭을 수행하게 되면 테이퍼 각이 적어지므로 접촉 스트링의 형성이 불가능하게 되어 건식(dry) 에칭에 의해 실시되었다.In general, when forming a contact spring (string) of about 3 3㎛ in a semiconductor device is carried out using a photoresist on the PIQ film. However, when the side etching of the PIQ film is performed by wet etching, the taper angle is decreased, so that the formation of the contact string becomes impossible, and the dry etching is performed by dry etching.

또한, 메탈 마스크를 건식 에칭에 의해 제작하고, 메탈이 포토 레지스터보다 단단하고 PIQ와의 접착력이 우수한 점을 이용하여 사이드 에칭율을 최대한으로 줄이는 접촉 에칭을 실시하고 있는 실정이다.In addition, the metal mask is manufactured by dry etching, and the contact etching is performed to reduce the side etching rate to the maximum by utilizing the point that the metal is harder than the photoresist and excellent in adhesion to PIQ.

제1도는 종래의 반도체 소자 제조 과정을 보인 공정도로서 이에 도시한 바와 같이, 기판(1) 위에 산화막(2)을 성장시키고, 그 산화막(2) 위에 제1 Al 층(3)을 도포하고 패터닝한 후 PIQ 필름(4)을 도포하며, 그 PIQ 필름(4) 위에 포토 레지스터(5)를 도포한 후 현상하여 상기 PIQ 필름(4)의 소정 부분을 노출시키고, 그 PIQ 필름(4)의 노출된 부분을 건식 에칭법에 의해 식각한 후 포토 레지스터(5)을 제거하며, 이후 그 PIQ 필름(4) 위에 제2 Al 층(6)을 도포한 후 패터닝하는 과정으로 이루어진다.FIG. 1 is a process diagram showing a conventional semiconductor device manufacturing process. As shown in FIG. 1, an oxide film 2 is grown on a substrate 1, and a first Al layer 3 is applied and patterned on the oxide film 2. After the PIQ film 4 is applied, the photoresist 5 is applied on the PIQ film 4 and then developed to expose a predetermined portion of the PIQ film 4, and the exposed portion of the PIQ film 4 is exposed. After etching the part by dry etching, the photoresist 5 is removed, and then the second Al layer 6 is applied onto the PIQ film 4 and then patterned.

그러나, 이러한 종래의 제조 방법에 있어서는 건식 에칭 장비가 별도로 필요하게 되고, 또 그 건식 에칭에 의해서는 테이퍼 식각이 되지 않고 직각 식각이 되므로 제2 Al 층의 수직 부분에 대한 도포가 불량하게 되는 결점이 있었다.However, in such a conventional manufacturing method, dry etching equipment is required separately, and since the dry etching does not allow taper etching but becomes right angle etching, application of the second Al layer to the vertical portion is poor. there was.

또한, 제2도는 종래의 다른 반도체 소자 제조 과정을 보인 공정도로서 이에 도시한 바와 같이, 기판(11) 위에 산화막(2)을 성장시키고, 그 산화막(12) 위에 제1 Al 층(13)을 도포하고 패터닝한 후 PIQ 필름(14)을 도포하여, 그 PIQ 필름(14) 위에 마스크용 메탈(15)을 도포하고, 그 마스크용 메탈(15) 위에 포토 레지스터(16)을 도포한 후 현상하여 상기 마스크용 메탈(15)의 소정 부분을 노출시키고, 이후 건식 에칭법에 의해 그 마스크용 메탈(15)의 노출 부분을 식각하여 PIQ 필름(14)을 노출시킨 후 포토 레지스터(16)을 제거하고, 그 PIQ 필름(14)의 노출 부분을 습식 에칭법에 의해 테이퍼 각이 75°되게 식각한 후 마스크용 메탈(15)을 제거하며, 이후 그 PIQ 필름(14) 위에 제2 Al 층(17)을 도포한 후 패터닝하는 과정으로 이루어진다.FIG. 2 is a process diagram showing another conventional semiconductor device fabrication process, as shown in FIG. 2, in which an oxide film 2 is grown on a substrate 11 and a first Al layer 13 is coated on the oxide film 12. After patterning, the PIQ film 14 is applied, the mask metal 15 is coated on the PIQ film 14, the photoresist 16 is applied on the mask metal 15, and then developed. After exposing a predetermined portion of the mask metal 15, the exposed portion of the mask metal 15 is etched by dry etching to expose the PIQ film 14, and then the photoresist 16 is removed. The exposed portion of the PIQ film 14 is etched to a taper angle of 75 ° by a wet etching method, and then the mask metal 15 is removed, and then a second Al layer 17 is placed on the PIQ film 14. After application, the process consists of patterning.

그러나, 이러한 종래의 제조 공정에 있어서는 값비싼 메탈 건식 에칭 장비가 필요하게 되고, 그 제조 공정이 복잡하게 되며, 그의 제조 기간이 길어지는 결점이 있었다.However, in such a conventional manufacturing process, expensive metal dry etching equipment is required, its manufacturing process is complicated, and its manufacturing period has a long defect.

본 발명은 이러한 종래의 결점을 해결하기 위하여, 순수한 습식 에칭법에 의해서만 PIQ 필름의 식각 테이퍼 각이 75°가 되게 식각하여 소자 제작 기간 단축 및 생산성 향상, 원가 절감에 기여할 수 있게 창안한 것으로, 이를 첨부된 본 발명의 도면을 참조하여 상세히 설명하면 다음과 같다.In order to solve the above-mentioned drawbacks, the present invention has been devised so that the etching taper angle of the PIQ film may be 75 ° only by pure wet etching, thereby contributing to shortening the device manufacturing period, improving productivity, and reducing costs. When described in detail with reference to the accompanying drawings of the present invention.

제3도는 본 발명의 반도체 소자 제조 공정을 보인 공정도로서 이에 도시한 바와 같이, 기판(21) 위에 산화막(22)을 성장시키고, 그 산화막(22) 위에 제1 Al 층(23)을 도포하고 패터닝한 후 PIQ 필름(24)을 도포하며, 그 PIQ 필름(24) 위에 포토 레지스터(25)를 도포한 후 메탈 마스크가 있어야 할 부분을 부경사지게 현상하여 그 위에 증착기나 스퍼터로 마스크용 메탈(26)을 도포한다. 이때 포토 레지스터(25)가 부경사져 있으므로 그 포토 레지스터(25)의 경사 부분에는 마스크용 메탈(26)이 도포되지 않아 그 마스크용 메탈(26)은 각각 분리 도포된다.3 is a process diagram showing a semiconductor device fabrication process of the present invention, as shown in FIG. 3, an oxide film 22 is grown on a substrate 21, and a first Al layer 23 is coated and patterned on the oxide film 22. Then, the PIQ film 24 is applied, and the photoresist 25 is applied on the PIQ film 24, and then the portion where the metal mask is to be developed is developed to be inclined, and the mask metal 26 is deposited on the PIQ film 24 by a vapor deposition machine or a sputter. Apply. At this time, since the photoresist 25 is inclined, the mask metal 26 is not applied to the inclined portion of the photoresist 25, and the mask metal 26 is separately applied.

이후, 포토 레지스터(25)를 제거하면 그 포토 레지스터(25)의 위에 도포된 메탈(26)도 함께 제거되어 PIQ 필름(24)의 위에 마스크용 메탈(26)만이 남게 된다. 따라서, 그 PIQ 필름(24)의 노출 부분을 습식 에칭법에 의해 식각하면 그 PIQ 필름(24)이 경사지게 식각된다. 이후 마스크용 메탈(26)을 제거한 후 제2 Al 층(27)를 도포하고 패터닝하는 과정으로 이루어진다.Thereafter, when the photoresist 25 is removed, the metal 26 coated on the photoresist 25 is also removed, leaving only the mask metal 26 on the PIQ film 24. Therefore, when the exposed part of the PIQ film 24 is etched by the wet etching method, the PIQ film 24 is etched obliquely. Subsequently, the mask metal 26 is removed and then the second Al layer 27 is applied and patterned.

이상에서 상세히 설명한 바와 같이 본 발명은 PIQ 필름의 식각 부분이 경사지므로 제2 Al 층의 경사 도포율이 개선되고, 또 습식 에칭법만을 사용하므로 값비싼 건식 에칭 장비가 필요없게 되고, 그 제조 공정이 줄어듬에 따라 소자의 생산성 및 신뢰성이 향상되며, 또 PIQ 필름의 식각에 따른 경사각은 그 PIQ 필름의 두께에 의해 조절되므로 접촉 사이즈에 따른 프로세스를 조절할 수 있는 효과가 있게 된다.As described in detail above, in the present invention, since the etched portion of the PIQ film is inclined, the inclined coating rate of the second Al layer is improved, and since only the wet etching method is used, no expensive dry etching equipment is required, and the manufacturing process is As it decreases, the productivity and reliability of the device are improved, and the inclination angle according to the etching of the PIQ film is controlled by the thickness of the PIQ film, thereby controlling the process according to the contact size.

Claims (1)

기판상에 산화막과 그 산화막상에 제1 Al 패턴을 형성하는 공정과, 상기 산화막 및 제1 Al 패턴상에 PIQ 층과 그 PIQ 층상에 포토 레지스트 층을 형성하는 공정과, 상기 포토 레지스트 층 부경사 식각하여 포토 레지스트 패턴을 형성하는 공정과, 상기 포토 레지스트 패턴 층상에 마스크 메탈 층을 형성하고 상기 포토 레지스트 패턴을 제거하여 마스크 메탈 층 패턴을 형성하는 공정과, 상기 마스크 메탈 층 패턴을 이용하여 상기 PIQ 층을 경사 식각하여 상기 제1 Al 패턴 표면을 노출시키는 공정과, 상기 제1 Al 패턴을 연결하는 제2 Al 층을 형성하는 공정으로 이루어진 것을 특징으로 하는 반도체 소자의 제조 방법.Forming an oxide film on the substrate and a first Al pattern on the oxide film, forming a PIQ layer on the oxide film and the first Al pattern, and a photoresist layer on the PIQ layer, and sub-inclined photoresist layer Etching to form a photoresist pattern; forming a mask metal layer on the photoresist pattern layer; removing the photoresist pattern to form a mask metal layer pattern; and using the mask metal layer pattern, the PIQ And etching the layer to expose the surface of the first Al pattern, and forming a second Al layer connecting the first Al pattern.
KR1019880003382A 1988-03-28 1988-03-28 Fabricating method of semiconductor device KR960013140B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019880003382A KR960013140B1 (en) 1988-03-28 1988-03-28 Fabricating method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019880003382A KR960013140B1 (en) 1988-03-28 1988-03-28 Fabricating method of semiconductor device

Publications (2)

Publication Number Publication Date
KR890015377A KR890015377A (en) 1989-10-30
KR960013140B1 true KR960013140B1 (en) 1996-09-30

Family

ID=19273190

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880003382A KR960013140B1 (en) 1988-03-28 1988-03-28 Fabricating method of semiconductor device

Country Status (1)

Country Link
KR (1) KR960013140B1 (en)

Also Published As

Publication number Publication date
KR890015377A (en) 1989-10-30

Similar Documents

Publication Publication Date Title
KR920004538B1 (en) Manufacturing method of semiconductor device
KR960013140B1 (en) Fabricating method of semiconductor device
JPH0458167B2 (en)
JP2808674B2 (en) Method for manufacturing semiconductor device
JPS5816545A (en) Manufacture of semiconductor device
JPS5893330A (en) Manufacture of semiconductor device
JP2691175B2 (en) Patterned oxide superconducting film formation method
KR100338091B1 (en) Method for manufacturing semiconductor device
KR100291412B1 (en) Method for applying photoresist
KR100248345B1 (en) Method of forming metal interconnector in semiconductor device
KR100370159B1 (en) Method for Fabricating Semiconductor Device
JPH0269934A (en) Manufacture of semiconductor device
JPS621230A (en) Forming method for pattern
KR20030045375A (en) Method for depositing material by using mask for etching process
JPS58112331A (en) Process of forming lift off pattern
JPH03239331A (en) Manufacture of semiconductor device
JPH01214025A (en) Manufacture of semiconductor device
JPH04158533A (en) Fabrication of compound semiconductor device
JPS61161721A (en) Surface flattening method
JPS61224425A (en) Pattern formation of semiconductor device
JPS60175425A (en) Selective etching method
JPS6132427A (en) Manufacture of semiconductor device
JPH0364933A (en) Manufacture of semiconductor device
KR20040040804A (en) Manufacturing method of semiconductor device
JPS628511B2 (en)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050822

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee