KR960011642A - 섹터 소거모드시 알고리즘 인터페이스 회로 - Google Patents

섹터 소거모드시 알고리즘 인터페이스 회로 Download PDF

Info

Publication number
KR960011642A
KR960011642A KR1019940023018A KR19940023018A KR960011642A KR 960011642 A KR960011642 A KR 960011642A KR 1019940023018 A KR1019940023018 A KR 1019940023018A KR 19940023018 A KR19940023018 A KR 19940023018A KR 960011642 A KR960011642 A KR 960011642A
Authority
KR
South Korea
Prior art keywords
erase mode
interface circuit
sector
floating gate
algorithm
Prior art date
Application number
KR1019940023018A
Other languages
English (en)
Other versions
KR970006014B1 (ko
Inventor
심현수
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019940023018A priority Critical patent/KR970006014B1/ko
Publication of KR960011642A publication Critical patent/KR960011642A/ko
Application granted granted Critical
Publication of KR970006014B1 publication Critical patent/KR970006014B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits

Landscapes

  • Read Only Memory (AREA)

Abstract

본 발명은 섹터 소거모드시 알고리즘 인터페이스 회로에 관한 것으로서, 섹터를 대표하는 메모리셀의 플로팅게이트 전압의 변화에 따라 메모리셀이 임의의 특성을 갖도록 한 후 섹터 소거모드시 알고리즘 시행회로를 지연 시행 시키므로서 섹터의 소거 및 확인 시간을 단축시킬 수 있는 섹터 소거모드시 알고리즘 인터페이스 회로에 관한 것이다.
※ 선택도 : 첨부된 도면

Description

섹터 소거 모드시 알고리즘 인터페이스 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
첨부된 도면은 본 발명에 따른 섹터 소거 모드시 알고리즘 인터페이스(Algorithm Iterface)회로도.
* 도면의 주요부분에 대한 부호의 설명
1 : 제1섹터 소거 모드 전압 스위치 회로
2 : 제2섹터 소거 모드 전압 스위치 회로
3 : 섹터 소거 모드시 알고리즘 시행 회로
P1 : PMOS 트랜지스터
M1 및 M2 : 메모리셀

Claims (4)

  1. 다수의 메모리셀들로 구성되는 메모리 섹터의 대표 메모리셀의 플로팅 게이트 전압을 추적하는 플로팅 게이트 전압 추적 수단과, 상기 플로팅 게이트 전압 추적 수단의 출력에 따라 섹터 소거 모드시 알고리즘 시행 회로를 동작시키기 위한 제어 수단으로 이루어지는 것을 특징으로 하는 섹터 소거 모드시 알고리즘 인터페이스 회로.
  2. 제1항에 있어서, 상기 플로팅 게이트 전압 추적 수단은 플로팅 게이트가 상기 대표 메모리셀의 플로팅 게이트에 접속되고, 콘트롤 게이트는 기준 전압을 공급받으며, 소오스 단자는 접지되고, 드레인 단자는 상기 섹터 소거 모드시 알고리즘 시행 회로에 접속되는 메모리 소자로 구성되는 것을 특징으로 하는 섹터 소거 모드시 알고리즘 인터페이스 회로.
  3. 제1항에 있어서, 상기 제어 회로는 드레인 단자가 Vcc 단자에 접속되고, 게이트 단자는 Vss 단자에 접속되며 소오스 단자는 상기 소거 모드시 알고리즘 시행 회로에 접속되는 PMOS 트랜지스터로 구성되는 것을 특징으로 하는 섹터 소거 모드시 알고리즘 인터페이스 회로.
  4. 제1항에 있어서, 상기 플로팅 게이트 전압 추적 수단의 메모리 소자의 기준 전압은 소거된 메모리셀의 문턱 전압과 그 마진의 합으로 설정되는 것을 특징으로 하는 섹터 소거 모드시 알고리즘 인터페이스 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940023018A 1994-09-13 1994-09-13 섹터 소거 모드시 알고리즘 인터페이스 회로 KR970006014B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940023018A KR970006014B1 (ko) 1994-09-13 1994-09-13 섹터 소거 모드시 알고리즘 인터페이스 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940023018A KR970006014B1 (ko) 1994-09-13 1994-09-13 섹터 소거 모드시 알고리즘 인터페이스 회로

Publications (2)

Publication Number Publication Date
KR960011642A true KR960011642A (ko) 1996-04-20
KR970006014B1 KR970006014B1 (ko) 1997-04-23

Family

ID=19392598

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940023018A KR970006014B1 (ko) 1994-09-13 1994-09-13 섹터 소거 모드시 알고리즘 인터페이스 회로

Country Status (1)

Country Link
KR (1) KR970006014B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7148529B2 (en) 2001-03-30 2006-12-12 Kabushiki Kaisha Toshiba Semiconductor package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7148529B2 (en) 2001-03-30 2006-12-12 Kabushiki Kaisha Toshiba Semiconductor package

Also Published As

Publication number Publication date
KR970006014B1 (ko) 1997-04-23

Similar Documents

Publication Publication Date Title
KR960019315A (ko) 불휘발성 반도체 메모리장치
KR950004284A (ko) 반도체 집적회로
KR940027179A (ko) 불휘발성 반도체 기억장치
KR890002890A (ko) 부정방지장치로 이루어진 메모리를 가진 집적회로
US5287536A (en) Nonvolatile memory array wordline driver circuit with voltage translator circuit
KR950021713A (ko) 반도체 집적회로장치
KR970017670A (ko) 비휘발성 메모리소자
KR880009380A (ko) 불휘발성 반도체메모리
JPH0746515B2 (ja) デコ−ダ回路
KR970063265A (ko) 반도체 기억 장치
KR930003158A (ko) 불휘발성 반도체 메모리
KR950020749A (ko) 반도체 불휘발성 기억장치
KR970003262A (ko) 스냅백 브레이크다운 현상을 제거한 공통 소오스 라인 제어회로
KR880009379A (ko) 불휘발성 반도체메모리
KR970063271A (ko) 불휘발성 반도체 기억 장치
KR950012471A (ko) 불휘발성 반도체 기억 장치와 그 기록 특성 회복 방법
KR900005460A (ko) 반도체 기억장치
KR910005312A (ko) 자외선 소거형 비휘발성 메모리 장치
KR950012473A (ko) 가상 접지형 플래시 메모리의 소거 검증 방법
KR910006997A (ko) 기생용량에 의해 야기된 오동작을 방지하기 위한 eprom의 디코더 회로
KR960011642A (ko) 섹터 소거모드시 알고리즘 인터페이스 회로
KR930020430A (ko) 불휘발성 반도체 기억장치
JP2533213B2 (ja) 半導体集積回路
KR910003815A (ko) 불휘발성 반도체 메모리장치
US6115293A (en) Non-volatile semiconductor memory device

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090624

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee