KR960011639B1 - Formation of shallow-junction using titanium silicide - Google Patents
Formation of shallow-junction using titanium silicide Download PDFInfo
- Publication number
- KR960011639B1 KR960011639B1 KR1019920027069A KR920027069A KR960011639B1 KR 960011639 B1 KR960011639 B1 KR 960011639B1 KR 1019920027069 A KR1019920027069 A KR 1019920027069A KR 920027069 A KR920027069 A KR 920027069A KR 960011639 B1 KR960011639 B1 KR 960011639B1
- Authority
- KR
- South Korea
- Prior art keywords
- polycrystalline silicon
- titanium silicide
- titanium
- oxide film
- forming
- Prior art date
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
Description
제1a도 내지 제1e도는 다결정 실리콘을 확산원으로 하여 얇은 접합(Shallow-Junction)을 형성하는 방법을 도시한 단면도.1A to 1E are cross-sectional views showing a method of forming a thin junction using polycrystalline silicon as a diffusion source.
제2a도 내지 제2c도는 다결정 실리콘을 확산원으로 하고 티타늄 실리사이드(Titanium Silicide)를 이용하여 얇은 접합을 형성하는 방법을 도시한 단면도.2A to 2C are cross-sectional views showing a method of forming a thin junction using polysilicon as a diffusion source and using titanium silicide.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 실리콘 기판 2 : 필드 산화막1: silicon substrate 2: field oxide film
3 : 게이트 절연막 4 : 다결정 실리콘3: gate insulating film 4: polycrystalline silicon
5 : 스페이서 산화막 6 : 다결정실리콘5: spacer oxide film 6: polysilicon
7 : 이온 주입(As 또는 BF2) 8 : N+또는 P+확산층7 ion implantation (As or BF 2 ) 8 N + or P + diffusion layer
9 : 티타늄 10 : 티타늄 실리사이드9: titanium 10: titanium silicide
본 발명은 고집적 반도체 소자의 제조에 필수적인 얇은 접합 형성방법에 관한 것으로 특히 다결정 또는 비정질 실리콘을 확산원으로 사용하여 얇은 접합을 형성하고이때의 다결정 실리콘을 건식식각(dry dtch)을 통하여 제거하지 않고 티타늄과 반응시켜 티타늄 실리사이드를 형성한 후 불화수소용액내에서 티타늄 실리사이드의 식각율(etch rate)이 산화막보다 훨씬 큰 것을 이용하여 불화 수소용액내에서 티타늄 실리사이드를 선택적으로 제거하는 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a thin junction, which is essential for the manufacture of highly integrated semiconductor devices. The present invention relates to a method for selectively removing titanium silicide in a hydrogen fluoride solution by forming a titanium silicide by reacting with a titanium silicide and using an etching rate of titanium silicide in a hydrogen fluoride solution much larger than that of an oxide film.
반도체 소자의 성능을 열화시키지 않고 집적도를 증가시키기 위하여는 얇은 접합의 형성은 필수적이다. 따라서 얇은 접합을 형성시키기 위한 여러가지 공정이 제안되고 있으며 이러한 공정중에서 다결정 실리콘을 이용한 얇은 접합 형성방법이 고 확산원(Solid diffusion source)방법중 가장 좋은 방법이라고 생각된다.The formation of thin junctions is essential to increase the degree of integration without degrading the performance of semiconductor devices. Therefore, various processes for forming thin junctions have been proposed, and among these processes, the thin junction formation method using polycrystalline silicon is considered to be the best method among the solid diffusion source methods.
그러나, 다결정 실리콘을 이용한 얇은 접합 형성방법은 다결정 실리콘을 확산원으로 사용하고 난 후 이를 제거하는데 어려움이 있다.However, the method of forming a thin junction using polycrystalline silicon has difficulty in removing it after using polycrystalline silicon as a diffusion source.
다결정 실리콘을 확산원으로 사용할 때 능동영역(Active regiag)과 게이트간의단락을 방지하기 위하여 이온주입 이전 또는 이후에 감광막을 이용하여 능동영역에만 다결정 실리콘을 남기고 게이트 전극과 스페이서 산화막위의 다결정 실리콘을 제거해야만 하나 소자의 집적도의 증가와 더불어 이와 같은 방법은 공정여유가 너무 없어 현실적인 적용상 문제점으로 지적되고 있다.When using polycrystalline silicon as a diffusion source, in order to prevent short circuit between active region and gate, photosensitive film is used before or after ion implantation to leave polycrystalline silicon only in active region and to remove polycrystalline silicon on gate electrode and spacer oxide. At the same time, with the increase in the degree of integration of the device, such a method has been pointed out as a practical application problem because there is no process margin.
따라서, 능동영역, 스페이서 산화막과 게이트 전극상부에 모두 다결정 실리콘으로 증착한 후 이온 주입을 하고 확산을 하여야 한다.Therefore, all of the active region, the spacer oxide layer, and the gate electrode are deposited with polycrystalline silicon, followed by ion implantation and diffusion.
이때에는 능동영역과 게이트전극의 단락은 필연적이기 때문에 확산원으로 사용한 다결정 실리콘은 제거하여야 한다.In this case, since the short circuit between the active region and the gate electrode is inevitable, the polycrystalline silicon used as the diffusion source should be removed.
그러나, 이때에는 확산원으로 사용하는 다결정 실리콘이 실리콘 기판 또는 게이트 다결정 실리콘 위에 증착되어 있어서 식각을 끝마쳐야 하는 시점을 잡기가 어려워 실리콘 기판 위에 형성된 확산층의 손상이 우려된다.However, at this time, since the polycrystalline silicon used as the diffusion source is deposited on the silicon substrate or the gate polycrystalline silicon, it is difficult to determine the point at which the etching should be completed, which may cause damage to the diffusion layer formed on the silicon substrate.
따라서 본 발명에서는 다결정 실리콘을 이용하여 확산을 완료한 후에 다결정 실리콘 위에 일정 두께의 티타늄을 증착하고 열처리를 통하여 다결정 실리콘을 티타늄 실리사이드화 한 후 불화수소용액내에서 티타늄 실리사이드의 식각율보다 훨씬 큰 것을 이용하여 불화수소용액으로 티타늄 실리사이드를 선택적으로 제거하여 얇은 접합을 완성시키는데 그 목적이 있다.Therefore, in the present invention, after the diffusion is completed by using polycrystalline silicon, a certain thickness of titanium is deposited on the polycrystalline silicon, and after the heat treatment, the titanium silicide is formed and the silicon silicide is much larger than the etching rate of titanium silicide in the hydrogen fluoride solution. By selectively removing titanium silicide with hydrogen fluoride solution to achieve a thin junction.
본 발명에 의하면 얇은 접합을 형성시키기 위하여 다결정 실리콘을 확산원으로이용하여 얇은 접합을 형성시키는 단계와 확산원으로 사용한 다결정 실리콘 위에 일정두께의 티타늄을 증착하고 열처리를 통하여 티타늄 실리사이드화 한 후 불화수소용액내에서 티타늄 실리사이드를 선택적으로 제거하는 단계로 이루어지는 것을 특징으로 한다.According to the present invention, in order to form a thin junction, a step of forming a thin junction using polycrystalline silicon as a diffusion source and depositing a certain thickness of titanium on the polycrystalline silicon used as the diffusion source, and hydrogenated fluoride solution after titanium silicided through heat treatment And selectively removing titanium silicide from within.
이하, 본 발명을 도면을 참고하여 상세히 설명하기로 한다.Hereinafter, the present invention will be described in detail with reference to the drawings.
제1a도 내지 제1e도는 종래 기술에 의해 얇은 접합을 형성하는 방법을 도시한 단면도이다.1A to 1E are cross-sectional views showing a method of forming a thin junction by the prior art.
제1a도는 실리콘 기판(1) 위에 소자간 격리를 위하여 필드산화막(2)을 성장하고 게이트 산화막(3)을 성장한 후 게이트 전극용 다결정 실리콘(4)을 형성하고 게이트 전극과 능동영역의 단락 방지를 위해 스페이서 산화막(5)을 형성한 상태를 나타낸 단면도이다.FIG. 1A shows the growth of a field oxide film 2 and a gate oxide film 3 on the silicon substrate 1 to form a polycrystalline silicon 4 for the gate electrode, and to prevent a short circuit between the gate electrode and the active region. 18 is a cross-sectional view showing a state in which the spacer oxide film 5 is formed.
제1b도는 제1a도와 같이 형성한 후 확산원으로 사용한 다결정 실리콘(6)을 증착한 상태를 나타낸 단면도이다.FIG. 1B is a cross-sectional view showing a state in which the polycrystalline silicon 6 formed as shown in FIG. 1A and then used as a diffusion source is deposited.
제1c도는 제1b도와 같이 형성한 다결정 실리콘(6)을 감광막을 사용하고 건식 식각을 통하여 이온 주입을 행할 영역만 남기고 나머지 부분의 다결정 실리콘(6)을 제거한 후 이온주입(7)을 실시하는 상태를 나타내는 단면도이다.FIG. 1C is a state in which the ion implantation 7 is performed after the polycrystalline silicon 6 formed as shown in FIG. 1B is removed using only a photosensitive film, leaving only the region to be ion implanted through dry etching, and removing the remaining polycrystalline silicon 6. It is sectional drawing which shows.
제1d도는 제1c도와 같이 이온주입된 상태에서 일정온도와, 일정시간동안 확산을 실시하여 N+및 P+확산층(8)을 형성한 상태를 나타내는 단면도이다.FIG. 1D is a cross-sectional view showing a state in which the N + and P + diffusion layers 8 are formed by diffusing for a predetermined temperature and a predetermined time in an ion implanted state as in FIG. 1C.
제1e도는 제1d도와 같이 확산을 완료한 후 남겨진 다결정 실리콘(6)을 감광막을 사용하지 않고 건식 식각을 통하여 제거한 것을 나타내는 단면도로 이때는 N+및 P+확산층(8)이 과잉식각되는 등 여러가지 문제가 발생할 수 있다.The various problems which 1e turns after completing the diffusion as the 1d help without the use of the remaining polycrystalline silicon 6, the photoresist that case, a cross-sectional view showing the removed through a dry etching N + and P + diffusion layer 8 is over-etched May occur.
제2a도 내지 제2c도는 본 발명에 의해 얇은 접합을 형성하는 방법을 도시한 단면도이다.2A to 2C are cross-sectional views illustrating a method of forming a thin junction according to the present invention.
제2a도는 제1d도와 같이 다결정 실리콘(6)을 이용하여 이온주입(7)된 이온들을 확산시켜 N+및 P+확산층(8)을 형성한 후, 남겨진 다결정 실리콘(6) 위에 티타늄(9)을 증착한 상태를 나타낸 단면도이다.FIG. 2A illustrates the diffusion of ions implanted with ions 7 using polycrystalline silicon 6 to form N + and P + diffusion layers 8, as shown in FIG. 1D, and then titanium 9 on the remaining polycrystalline silicon 6. It is sectional drawing which showed the state which deposited.
제2b도는 제2a도와 같이 증착된 티타늄(9)과 확산원으로 사용한 다결정 실리콘(6)을 열처리를 통하여 티타늄 실리사이드(10)를 형성한 상태를 나타낸 단면도이다.FIG. 2B is a cross-sectional view showing a state in which the titanium silicide 10 is formed by heat-treating the titanium 9 deposited as shown in FIG. 2A and the polycrystalline silicon 6 used as the diffusion source.
제2c도는 제2b도와 같이 형성한 티타늄 실리사이드(10)를 불화수소용액내에서 선택적으로 식각하여 얇은 접합형성을 완성한 상태를 나타내는 단면도이다. 참고로 티타늄 실리사이드는 10 : 1 불화수소용액내에서 식각율이 2000Å/분 이상이다.FIG. 2C is a cross-sectional view showing a state in which a thin junction is formed by selectively etching the titanium silicide 10 formed in FIG. 2B in a hydrogen fluoride solution. For reference, the titanium silicide has an etching rate of 2000 mW / min or more in a 10: 1 hydrogen fluoride solution.
상기한 바와 같이 본 발명은 얇은 접합형성을 위하여 다결정 실리콘을 확산원으로 하여 얇은 접합을 형성하고 이때 남겨진 다결정 실리콘을 건식 식각을 통하여 제거하지 않고 티타늄과 반응시켜 티타늄 실리사이드를 형성한 후 불화수소용액으로 식각하여 얇은 접합을 형성할 수 있는 방법이다.As described above, the present invention forms a thin junction using polycrystalline silicon as a diffusion source for forming a thin junction, and reacts with titanium without removing the remaining polycrystalline silicon through dry etching to form titanium silicide and then into a hydrogen fluoride solution. It can be etched to form a thin junction.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019920027069A KR960011639B1 (en) | 1992-12-31 | 1992-12-31 | Formation of shallow-junction using titanium silicide |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019920027069A KR960011639B1 (en) | 1992-12-31 | 1992-12-31 | Formation of shallow-junction using titanium silicide |
Publications (1)
Publication Number | Publication Date |
---|---|
KR960011639B1 true KR960011639B1 (en) | 1996-08-24 |
Family
ID=19348218
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019920027069A KR960011639B1 (en) | 1992-12-31 | 1992-12-31 | Formation of shallow-junction using titanium silicide |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR960011639B1 (en) |
-
1992
- 1992-12-31 KR KR1019920027069A patent/KR960011639B1/en not_active IP Right Cessation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4517729A (en) | Method for fabricating MOS device with self-aligned contacts | |
US4466172A (en) | Method for fabricating MOS device with self-aligned contacts | |
US5326722A (en) | Polysilicon contact | |
JPH05109737A (en) | Manufacture of thin film transistor | |
US5328867A (en) | Peroxide clean before buried contact polysilicon deposition | |
US6200840B1 (en) | Method for producing PMOS devices | |
EP0459398B1 (en) | Manufacturing method of a channel in MOS semiconductor devices | |
GB2040564A (en) | Method of fabricating MOSFETs | |
KR100294131B1 (en) | Process for fabricating semiconductor device without separation between silicide layer and insulating layer | |
JPH07326595A (en) | Manufacture of semiconductor device | |
KR960011639B1 (en) | Formation of shallow-junction using titanium silicide | |
JPH023244A (en) | Manufacture of semiconductor device | |
KR0170436B1 (en) | Method of manufacturing mosfet | |
JPH1064898A (en) | Manufacturing method of semiconductor device | |
KR100200184B1 (en) | Manufacturing method of semiconductor device | |
US4653173A (en) | Method of manufacturing an insulated gate field effect device | |
JPH0982949A (en) | Semiconductor device and the manufacture | |
JPS6197975A (en) | Manufacture of semiconductor device | |
KR0124642B1 (en) | Manufacture of semiconductor device | |
KR960004087B1 (en) | Contact hole forming method of self aligned silicid | |
KR100265849B1 (en) | A method for fabricating MOSFET | |
JPH11176959A (en) | Manufacture of semiconductor device | |
KR20010045138A (en) | Manufacturing method for semiconductor device | |
KR100314272B1 (en) | Method for forming silicide in semiconductor device | |
KR20020030338A (en) | Manufacturing method for semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20050721 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |