KR960010735B1 - 롬의 구조 및 제조방법 - Google Patents

Abstract

내용 없음.

Description

롬의 구조 및 제조방법

제1도는 종래의 마스크 롬의 제조공정사시도.

제2도는 제1도의 회로구성도.

제3도는 제1도의 레이아웃도.

제4도는 본 발명의 마스크 롬의 제1실시예 제조공정사시도.

제5도는 본 발명의 마스크 롬의 제2실시예 공정사시도.

제6도는 제5도의 레이아웃도.

제7도는 제5도의 회로구성도.

* 도면의 주요 부분에 대한 부호의 설명

1 : 기판 2 : 필드산화막

3,7 : 게이트산화막 5 : 제1폴리실리콘

6 : 제2폴리실리콘 8 : 제3폴리실리콘

본 발명은 반도체 메모리 소자에 관한 것으로 특히 마스크 롬(MASK ROM)의 셀(cell) 구조 및 제조방법에 관한 것이다.

종래의 마스크 롬의 구조 및 제조방법을 첨부된 제1도 내지 제3도를 참조하여 설명하면 다음과 같다. 제1도는 종래의 마스크 롬의 제조공정사시도를 나타낸 것으로 제1도(a)와 같이 기판(1)에 필드산화막을 성장하여 필드영역과 액티브영역을 구분하고 게이트 산화막(3)을 형성한다.

그리고 제1도(b)와 같이 폴리실리콘을 증착하여 포토/에치 공정으로 롬(ROM)의 워드라인(4)인 게이트 폴리실리콘을 형성한 후 워드라인(4)을 마스크로 하여 게이트 산화막(3)을 제거하고 액티브영역에 n+ 이온 주입하여 소오드/드레인 영역을 형성한다.

이와같이 제조된 종래의 마스크 롬의 회로적 구성은 제2도와 같이 이루어지고 제3도는 종래의 마스크 롬의 레이아웃도를 나타내었다.

그러나 종래의 마스크 롬에 있어서는 워드라인과 워드라인 사이의 면적 때문에 칩의 면적을 줄일 수 없어 고집적화에 어려움이 있었다.

본 발명은 이와같은 문제점을 해결하기 위해 안출한 것으로써 칩의 면적을 줄여 고집적화하는데 그 목적이 있다. 이와같은 목적을 달성하기 위한 본 발명은 필드영역 위에 액티브영역을 형성하고 그 위에 워드라인을 연속적으로 형성한 것이다.

이와같은 본 발명을 첨부된 제4도 내지 제7도를 참조하여 보다 상세히 설명하면 다음과 같다.

제4도는 본 발명 제1실시예인 마스크 롬의 공정사시도로써, 제4도(a)와 같이 기판(1)에 필드산화막(2)을 성장하여 액티브영역과 필드영역으로 구분하고 제4도(b)와 같이 전표면에 제1폴리실리콘(5)을 증착하여 PoCl₃또는 n-이온을 주입하여 포토/에치 공정으로 필드산화막(2) 위에도 액티브영역을 형성한다. 이때 기판 표면의 액티브영역과 상기 필드산화막(2) 위의 액티브영역이 연결되도록 A부분을 형성한다.

그리고 제4도(c)와 같이 전표면에 게이트 산화막(3)을 형성하고 제4도(d)와 같이 제2폴리실리콘(6)을 증착하고 패터닝하여 제1폴리실리콘(5) 라인과 교차되도록 롬의 워드라인을 형성한 다음 상기 워드라인을 마스크로 하여 게이트 산화막(3)을 식각 제거한다.

그리고 기판(1) 표면의 액티브영역과 필드산화막(2) 위의 액티브영역에 n+ 이온 주입하여 본 발명의 마스크 롬을 완성한다.

제5도는 본 발명 제2실시예인 마스크 롬의 공정사시도로써 제5도 (a)와 같이 기판(1)에 필드산화막(2)을 성장하여 액티브영역과 필드영역을 구분하고 제5도(b)와 같이 전표면에 제1폴리실리콘(5)을 증착하여 PoCl₃또는 n- 이온 주입하고 포토/에치 공정으로 필드산화막(2) 위에도 액티브영역을 형성한다. 이때 기판 표면에 액티브영역과 상기 필드산화막(2) 위의 액티브영역이 연결되도록 A부분을 형성한다. 그리고 제5도(c)와 같이 전표면에 게이트 산화막(3)을 형성하고 제5도(d)와 같이 제2폴리실리콘(6)을 증착하고 패터닝하여 제1폴리실리콘(5) 라인과 교차되도록 롬의 제1워드라인을 형성한 다음 상기 제1워드라인을 마스크로 하여 게이트 산화막(3)을 식각 제거한다.

그리고 제5도(e)와 같이 전표면 게이트 산화막(7)을 증착한 후 전표면에 제3폴리실리콘(8)을 증착하고 패터닝하여 상기 제1워드라인과 제1워드라인 사이에 제2워드라인을 형성하고, 제1, 제2워드라인 일측의 액티브영역 위에 게이트 산화막(7)을 제거하고 제1, 제2워드라인을 마스크로 하여 액티브영역에 n+이온 주입하여 본 발명의 제2실시예인 마스크 롬을 완성한다.

이와같은 구조의 레이아웃도는 제6도와 같고 회로적 구성은 제7도와 같다. 이상에서 설명한 바와같이 본 발명에 따른 마스크 롬에 있어서는 필드산화막(2) 위에도 액티브영역이 형성됨으로써 동일한 칩 사이즈에서 트랜지스터를 2배 이상 형성할 수 있어 결국 칩의 면적을 줄일 수 있는 고집적 효과가 있다.

Claims (6)

1. 반도체기판에 격리영역과 제1활성영역이 형성되고, 상기 격리영역 상부 및 상기 제1활성영역의 소정영역 위에 전도성 물질로 제2활성영역이 형성되며, 상기 제1활성영역 및 제2활성영역과 교차되도록 게이트 절연막과 워드라인이 순차적으로 형성되고 상기 워드라인 양극의 제1,2활성영역에 이온주입영역이 형성됨을 특징으로 하는 롬의 구조.
2. 반도체기판에 격리영역과 제1활성영역이 형성되고, 상기 격리영역 상부 및 상기 제1활성영역의 소정영역 위에 전도성 물질로 제2활성영역이 형성되며, 상기 제1활성영역 및 제2활성영역과 교차되도록 제1 게이트 절연막과 제1워드라인이 형성되며, 상기 제1활성영역 및 제2활성영역과 교차되며 상기 제1게이트 절연막과 제1워드라인 측면부에 절연막으로 서로 격리되어 형성된 제2게이트 절연막과 제2워드라인으로 형성됨을 특징으로 하는 롬의 구조.
3. 반도체기판에 격리영역과 제1활성영역을 정의하는 공정과, 상기 격리영역 위에 전도성 물질로 제2활성영역을 형성하는 공정과, 상기 제1활성영역과 제2활성영역 전면에 게이트 절연막을 형성하고, 상기 제1활성영역 및 제2활성영역과 교차되도록 워드라인을 형성하는 공정과, 상기 워드라인을 마스크로 하여 상기 게이트 절연막을 제거하고 이온주입하는 공정으로 이루어짐을 특징으로 하는 롬의 제조방법.
4. 반도체기판에 격리영역과 제1활성영역을 정의하는 공정과, 상기 격리영역 위에 전도성 물질로 제2활성영역을 형성하는 공정과, 상기 1활성영역과 제2활성역의 전면에 제1게이트 절연막을 형성하고, 상기 제1활성영역 및 제2활성영역과 교차되도록 제1워드라인을 형성하는 공정과, 상기 제1워드라인을 마스크로 하여 상기 제1게이트 절연막을 제거하는 공정과, 상기 제1워드라인, 노출된 제1활성영역 및 제2활성영역의 전면에 제2게이트 절연막을 형성하고, 상기 제1워드라인 사이에 제2워드라인을 형성하는 공정과, 상기 제2게이트 절연막을 제거하는 공정과, 상기 제1워드라인 및 제2워드라인을 마스크로 하여 상기 제1활성영역 및 제2활성영역에 이온 주입하는 공정으로 이루어짐을 특징으로 하는 롬의 제조방법.
5. 제1항에 있어서, 상기 반도체기판 위의 제1활성영역과 상기 격리영역 위의 제2활성영역이 서로 연결됨을 특징으로 하는 롬의 구조.
6. 제2항에 있어서, 상기 반도체기판 위에 제1활성영역 상기 격리영역 위의 제2활성영역이 서로 연결됨을 특징으로 하는 롬의 구조.