KR960010479B1 - 외부기억 유니트를 갖는 데이타 기억장치 및 그 외부기억 유니트의 취급 및 분리방법 - Google Patents

외부기억 유니트를 갖는 데이타 기억장치 및 그 외부기억 유니트의 취급 및 분리방법 Download PDF

Info

Publication number
KR960010479B1
KR960010479B1 KR1019910021645A KR910021645A KR960010479B1 KR 960010479 B1 KR960010479 B1 KR 960010479B1 KR 1019910021645 A KR1019910021645 A KR 1019910021645A KR 910021645 A KR910021645 A KR 910021645A KR 960010479 B1 KR960010479 B1 KR 960010479B1
Authority
KR
South Korea
Prior art keywords
external
unit
interface bus
storage device
data storage
Prior art date
Application number
KR1019910021645A
Other languages
English (en)
Other versions
KR920010629A (ko
Inventor
쓰요시 다까하시
이사무 도미따
Original Assignee
후지쓰 가부시끼가이샤
세끼자와 다다시
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쓰 가부시끼가이샤, 세끼자와 다다시 filed Critical 후지쓰 가부시끼가이샤
Publication of KR920010629A publication Critical patent/KR920010629A/ko
Application granted granted Critical
Publication of KR960010479B1 publication Critical patent/KR960010479B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4081—Live connection to bus, e.g. hot-plugging
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0626—Reducing size or complexity of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0632—Configuration or reconfiguration of storage systems by initialisation or re-initialisation of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0689—Disk arrays, e.g. RAID, JBOD
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Power Sources (AREA)
  • Digital Magnetic Recording (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

내용 없음.

Description

외부기억 유니트를 갖는 데이터 기억장치 및 그 외부기억 유니트의 취급 및 분리방법
제1도는 본 발명의 데이타 기억장치의 원리의 일반 개통도.
제2도는 본 발명의 외부리세트 스위치를 갖는 데이타 기억장치의 일반 개통도.
제3도는 제2도의 구성에 기초하여 자기 디스크장치를 포함하는 외부기억장치의 구성도.
제4a도 및 제4b도는 본 발명의 적용된 외부기억장치의 일예도.
제5도는 파워전압 탐지회로의 일예의 회로도.
제6도는 드라이버/리시버회로의 제1예도.
제7도는 제6도에 보인 회로의 동작을 구체화하는 진리표.
제8도는 드라이버/리시버회로의 제2예도.
제9b도 및 9b도는 제8도에 보인 회로의 동작을 구체화하는 진리표.
제10도는 자기디스크장치의 측면도.
제11도는 자기디스크장치의 정면도.
제12도는 자기디스크장치의 배면도.
제13b도는 자동잠금장치의 해제모드를 나타내는 전체 사시도.
제13b도는 자동잠금장치의 잠금모드를 나타내는 부분 사시도.
제14도는 자기디스크장치의 전체사시도.
제14도는 자기디스크장치의 전체 사시도.
제15도는 2버스 후리상태를 설명하는 타이밍챠트.
본 발명은 자기디스크장치, 자기테이프장치등과 같은 복수의 외부기억 유니트들과 상기 외부기억 유니트들을 호스트 컴퓨터에 공통으로 연결하는 인터패이스 버스를 갖는 데이터 기억장치에 관한 것이다.
컴퓨터 시스템들에서 최근에 개발요구되고 있는 것은 신뢰도를 높이는 것이다. 그에 따라 컴퓨터용 주변장치 예를들어 자기디스크장치, 자기테이프장치등의 외부기억 유니트의 신뢰도를 향상시키는 것이 관건이 되었다.
이러한 요구에 부응하여 신뢰성이 증가된 각종 외부기억 유니트들이 제안되는 바 있었으나 외부기억 유니트들의 연속 동작을 추구하는 최근성향에 비추어 시스템을 정지시킴이 없이 밤낮으로 외부기억 유니트를 아주 나쁜 환경하에서도 동작시킨다. 그러므로, 관련장치들에서 문제점이 발생하는 사고가 증가하고 있어 시스템의 고장이 불가피하게 발생한다.
그러한 결합의 발생을 방지하고, 또한 필요한 유지관리 및 검사를 수행하기 위해 사용중인 외부기억 유니트를 새것으로 교체해야 하고, 이 경우에, 관련시스템 전체를 전원으로부터 단절해야하고 전원단절에 의해 상실될 수도 있는 데이터를 보호해야한다. 그러나 그러한 전원 단절은 상술한 바와같은 시스템의 논스톱 작업의 조건에 위배된다.
따라서, 시스템전원을 단절함이 없이 외부기억 유니트를 교체 가능하도록 하여 시스템의 논스톱 작업을 계속할 수 있는 방법이 필요하게 된다.
현재에는 상술한 바와같이 장치를 유지관리 및 검사하기 위해, 자디기스크장치, 자기테이프장치등의 외부 기억 유니트들중 어느것을 새것으로 교체할 때 관련된 보수작업등을 시작하기 전에 시스템 전체를 전원단절해야 했다.
실용상, 밤낮으로 논스톱 동작하는 사고허용범위를 갖는 컴퓨터 시스템에서는 외부기억 유니트의 교체를 위한 시간 낭비가 아주 바람직하지 못한 일이다. 왜냐하면 낭비시간은 유저가 당하는 컴퓨터 시스템의 낭비성 대기시간에 해당되기 때문이다. 따라서 논스톱 동작의 신뢰도를 유지시키는 관점에서 시스템을 전원으로부터 쉽게 단절시킬 수 있는 것은 바람직하지 못하다.
외부기억 유니트를 교체하기 위해 시스템 전원들 단절해야 하므로 밤이나 또는 컴퓨터 시스템이 부하를 처리하지 않을 때 단절해야 한다. 그러나, 이 때문에 상술한 유지관리등을 행할 기회가 제한된다.
그러므로 본 발명의 목적은 시스템의 전원을 단절시키지 않고 아무때나 쉽게 다른 유니트로 교체할 수 있는 데이타 기억장치내에 수용되는 외부기억 유니트들을 제공하는데 있다.
본 발명의 또 다른 목적은 시스템의 전원 공급을 단절함이 없이 데이타 기억장치에 접속 또는 비접속될 수 있는 기억장치를 제공하는데 있다.
본 발명의 또다른 목적은 시스템의 전원 공급을 중단함이 없이교체할 수 있는 데이타 기억장치내에서 외부기억유니트를 처리하는 방법을 제공하는데 있다.
상술한 목적을 성취하기 위해, 외부기억 유니트는 저체적으로 외부에서 에너지 공급이 중단되도록 구성되어 있다.
이하 첨부도면을 참조하여 본 발명의 양호한 실시예를 상세히 설명하면 다음과 같다.
제1도는 본 발명에 의한 데이타 기억장치의 일반 개통도이다. 여기서 데이타 기억장치는 복수의 외부기억 유니트(1)(간략히 하기 위해 2개의 장치만 도시됨)와, 인터패이스 버스(4)와, 호스트 컴퓨터(5)로 구성된다.
외부기억 유니트(1) 각각은 일체로 형성된 제1서브유니트(2)와 제2서브유니트(3)로 구성되고, 제2서브유니트(3)는 적어도 기록매체, 예를들어 자기디스크들, 자기테이프등과 통상적으로 그의 구동모터를 포함한다. 제1서브유니트(2)는 기록매체를 제어하는 제어회로를 포함한다.
외부기억 유니트(1)는 제1서브유니트(2)에서 인터페이스 버스(4)에 공통으로 접속되고, 호스트 컴퓨터(5)에서 그에 접속되며, 그에 의해 외부기억 유니트(1)는 제각기 독출/기입 동작을 행한다.
본 발명의 원리는 외부지령 COMMAND를 수신할 경우, 각 외부기억 유니트(1) 자체를 무효(deactivation)시키도록 하는 것이다.
이러한 무효에 의해, 고임피던스 상태가 장치(1)의 인터패이스 포트에서 발생됨으로써 그에 의해 장치(1)가 인터패이스 버스(4)에 접속될 수 있고, 또한 제2서브유니트(3)가 리세트상태에 유지될 수 있다. 물론 이러한 무효에 의해 고임피던스상태와 리세트상태를 동시에 발생시키는 것이 가능하다.
제1도의 데이타 기억장치의 외부지령 COMMAND에 따라 인터패이스 버스(4)에 대해 고임피던스상태를 선택적으로 생성하는 제1수단(6)을 구비하는 것이 특징이다.
바람직하게는 외부지령 COMMAND에 의해 리세트신호(RST)를 생성하는 제2수단(7)이 더 구비되는 것이 좋다. 리세트신호(RST)는 제1수단을 작동시켜 고임피던스 상태를 생성한다.
보다 구체적으로, 제1도에 보인 바와같이 제1서브유니트(2)는 제1수단(6)과 제2서브유니트(3)간에 위치된 독출/기입(R/W) 및 구동제어기(8)를 포함한다.
R/W와 구동제어기(8)는 제2수단(7)으로부터 리세트신호(RST)를 수신함으로써 초기화된다.
제2도는 본 발명에 의한 외부리세트 스위치를 갖는 데이타 기억장치의 일반 개통도이다. 전체 도면에 걸쳐 동일부재는 동일참조번호 또는 문자로 나타낸다.
제2도로부터 알 수 있는 바와같이, 각 외부기억 유니트는 외부에서 ON 또는 OFF하는 외부리세트 스위치(11)를 갖고 있어 그에 의해 전술한 외부지령을 발행한다.
외부리세트 스위치(11)가 ON되면, 제2수단(7)이 작동되어 전술한 제1서브유니트(2)(제1도 참조)를 구성하는 제어회로(10)를 초기화하도록 기능하는 전술한 리세트신호(RCT)를 생성하며, 이 리세트 상태는 스위치(11)가 OFF될 때까지 계속된다.
즉, 외부리세트 스위치(11)는 제1상태와 제2상태를 선택적으로 가지며, 반대 조작을 하지 않는한 그 상태를 그대로 유지하는 기계적 스위치로 구성된다. 제1상태는 외부지령이 발행되지 않는 상태이고, 제2상태는 외부지령이 발행될 상태이다. 구체적으로 스위치(11)는 기계적인 로크(lock)타입 또는 랫치(latch)타입으로 구성되어 있으므로 스위치(11)는 제1상태에서 제2상태로 변경하면 제2상태가 기계적으로 그대로 유지된다.
본 발명에 의한 외부기억 유니트는 기본적으로 다음과 같이 동작한다. 외부기억 유니트(1)는 통상적으로 그에 할당된 록커복스(locker box)내에 수응된다. 룩커복스내에 수용되었지만 장치(1)의 리세트 스위치(11)는 외부조작에 의해 전술한 제2상태로 변경되어 이 상태가 스위치(11)의 잠금장치에 의해 그대로 유지된다. 제2상태동안, 리세트신호(RST)가 제어회로(10)에 계속 입력되므로 결국 제어회로(10)는 초기 리세트상태에 유지된다. 이 초기 리세트상태동안, 인터패이스 버스(4)에 접속된 인터패이스포트(port)는 고임피던스 상태로 변경된다. 또한 이 초기 리세트 상태동안 제2서브유니트(록커복스매체)(3)를 구동시키는 모터들은 마이크로 프로세서장치(MPU)를 리세팅함으로써 정지되며, 이들 모터들은 예를들어 스핀들모터와 음성코일모터이다. 따라서, 제1서브유니트(2)는 그에 공급되는 전류를 감소시키도록 제2서브유니트(3)의 작동을 정지시키는 제2수단(7)을 포함하고 있으므로 그에 의해 인터패이스 버스(4)로부터 외부기억 유니트를 차례로 단절시킬 수 있다.
이경우에, 기록매체와 이와 제2서브유니트(3)에 의해 협동하는 독출/기입 헤드들을 포함하는 헤드들 H(제4b도)의 구동은 제2서브유니트의 작동을 정지시킴으로써 정지한다.
따라서 교체할 외부기억 유니트를 외부기억 장치로부터 제거할 때 고임피던스 상태의 존재로 인해 인터패이스 버스(4)를 통해 사용중에 있는 호스트 컴퓨터 또는 기타의 외부기억 유니트(1)에 악영향을 미치지 않으며, 더욱이 일반적으로 큰 전력을 소모하는 모터들이 정지하기 때문에 외부기억 유니트의 온라인 교체를 행할 수 있다. 즉, 외부기억 유니트는 전원으로부터 시스템을 단절함이 없어 교체될 수 있다.
제3도의 제2도의 구성에 기초하여, 자기 디스크장치들을 포함하는 외부기억 장치의 구성도이다. 복수의 자기디스크장치들(1-1,1-2∼1-n)은 SCSI(소형컴퓨터 시스템 인터패이스)인터패이스 버스(4) 및 호스트 어댑터(12)를 통해 호스트 컴퓨터(5)에 접속되어 있다. 자지디스크장치들(1-1-n)은 각각의 전용 록커복스(도시안됨)에 수용되어 있고, 여기서, 자기디스크장치는 콘넥터수단(각 장치의 좌측에 위치됨)을 통해 SCSI 인터패이스 버스(4)와 전원선(14)과 동시에 접속될 수 있다. 전원선(14)은 전원(13) 즉, 시스템용 전원을 운반한다.
상술한 바와같이, 자기디스크장치 각각은 외부리세트 스위치(11)를 갖고 있어 스위치를 잠금위치(전술한 제2상태)로 세트시키도록 외부에서 조작할 수 있다. 잠금위치는 기계적으로 보지될 수 있으므로 그들중 하나를 교체할 때, 스위치(11)를 ON한 후 그대로 유지시킨 다음 록커복스로부터 꺼낼 수 있다. 일반적으로 외부기억 유니트(1)는 그것을 제2수단(7)에 의해 생성된 리세트 상태에 유지시키면서 록커복스로부터 제거된다. 외부기억 유니트(1)는 외부지령을 발행할 때 동작되는 외부리세트 스위치(11)를 구비하고 있다.
제4a도 및 제4b도는 본 발명을 채용한 외부기억 유니트의 일예도이다. 본 예에서 본 발명은 전술한 외부기억 유니트로서 자기디스크장치가 적용된다. 제4a도에서, 제1도의 전술한 제1수단(6)은 상기 제어회로(10)내의 드라이버/리시버회로(22)에 의해 실현되고 또한 인터패이스 버스(4)에 대한 인터패이스로서 작용한다.
전술한 제2수단(7)은 제어회로내의 전원전압 탐지회로(21)에 의해 실현된다. 전원전압 탐지회로(21)는 그의 입력으로서 유니트(1)내의 제어회로를 구동시키는 전원전압을 공급받아 그 전압의 레벨이 제어회로의 정상동작을 보증하는 임계레벨 이상인지를 탐지한다. 전원전압 탐지회로(21)는 전원전압의 레벨이 임계레벨보다 높을때와 외부지령 COMMAND가 입력될 때 그의 출력에서 리세트신호(RST)를 생성한다.
외부리세트 스위치(11)는 전원전압 탐지회로(21)내의 입력측에 내장될 수 있다.
제1도의 전술한 독출/기입 및 구동제어기(8)는 적어도 인터패이스 버스(4)의 지령 제어용 드라이버/리시버회로에 접속된 SCSI 프로토콜(protocol)제어부(24)와, 독출 및 기입 데이터의 전송을 제어하는 데이터 버퍼제어부(25)와, 제1도의 제2서브유니트(3)의 구동을 제어하는 구동제어회로(26,31,32)와, 이들 회로들을 관리하는 적어도 하나의 마이크로 프로세서 유니트부(27,33)와, 상기 구동제어회로와 협동하여 독출/기입 데이터의 독출/기입 동작을 제어하는 독출/기입 제어부(35)로 구성되며, 상기 회로들 각각은 제2수단(7) 즉 전원전압 탐지회로(21)로부터의 리세트신호(COMMAND)에 의해 초기화될 수 있다.
자기디스크장치(1)는 데이터 기억용 자기디스크(D)와, 그를 회전시키는 스핀들모터(5)와 상기 디스크(D)와 자기적으로 협동하는 독출/기입 헤드들과 서보헤드를 포함하는 헤드들(H)과, 헤드드들을 전후로 이동시키는 작동기들(A)과, 상기 작동기들을 구동시키는 서보모터(SM)(음성코일 모터로 칭함)로 구성된 자기디스크 기억 유니트로서 제조된 제2서브유니트(3)를 포함한다. 통상적으로 외부자기 디스크장치는 휴대용이다. 제4b도에서, 디스크들(D)과 모터(S)는 실제적으로 일점쇄선으로 나타낸 위치들에 위치한다.
상술한 바와 같이, 자기디스장치는 사용중일 때 록커복스내에 장치되고, 이 경우, 외부리세트 스위치(11)는 전술한 제1상태가 되었다가 자기디스크장치가 록커복스로부터 제거될때 전술한 제2상태로 변경된다.
일반적으로 말해, 외부기억 유니트는 호스트 컴퓨터(5)로 인터패이스 버스(4)를 통해 보내온 정보를 수신하고 또한 인터패이스 버스(4)를 통해 호스트 컴퓨터(5)에 정보를 송출하는 인터패이스 버스(4)에 접속된 드라이버/리시버회로(22)와, 드라이버/리시버회로를 통해 수신된 정보를 기억하는 기록매체와 상기 기록매체로부터 정보를 선택적으로 기입 또는 독출하는 독출/기입수단과 드라이버/리시버회로를 인터패이스 버스(4)에 대하여 고임피던스 상태로 드라이버/리시버회로(22)에 접속된 수단(7)을 포함한다.
제4a도 및 4b도의 구성을 상세히 설명하겠다. 드라이버/리시버회로(22)는 인터패이스 버스(4)를 구성하는 각 인터패이스라인마다 한쌍의 구동증폭기와 수신증폭기로 구성된다. 이들 구동 및 수신증폭기들은 후속 도면들에 도시된다.
SCSI프로토콜 제어부(24)는 후지쯔사 제품 MB87033 또는 MB652012U에 의해 실현될 수 있다. 데이타 버퍼 제어부는 후지쯔사의 제품 MB650535에 의해 실현될 수 있다. 하드디스크제어부는 후지쯔사와 제품 MB651198에 의해 실현될 수 있다.SCSI프로토콜 제어부(24)와, 데이터 버퍼 제어회로(25)와 하드디스크 제어회로(26)는 마이크로 프로세서 유니트(MPU)(27)에 의해 제어되며 또한 데이터버퍼(28)를 공유한다. MPU(27)는 모토로라사 제품 MC68000에 의해 실현될 수 있고 또한 ROM/RAM(29)와 협동한다.
구동제어회로(31)는 마이크로 프로세서 유니트(MPU)(33)에 의해 제어되며 ROM(34)와 협동하는 제품 MB660506U에 의해 실현될 수 있다. MPU(33)는 인텔사의 제품 80C196에 의해 실현될 수 있다. MPU(33)와 MPU(27)는 필요할 경우 단일 MPU로 실현할 수도 있다.
서보/스핀들 제어부(32)는 후지쓰사의 제품 MB43830 내지 43834와 MB43836에 의해 실현될 수 있다. 독출/기입제어부(35)는 실리콘 시스템사의 제품 32D536에 의해 실현될 수 있다.
제4a 및 제4b도에서 유니트(1)의 주요 내부 회로내 대한 상세한 것들은 1990년 5월 후지쓰사에 의해 간행된 M2261S/H, M2262S/H, M2263S/H, INTERLLIGENT DISK DRIVERS CE MAUNAL에 기재되어 있다.
제2수단(7)은 후지쓰사 제품 MB3771에 의해 실현될 수 있는 전압탐지회로(21)에 의해 셋업된다. MB3771 즉, 전원전압 탐지회로(21)는 2전원전압들(VCC1과 VCC2)를 수신하여 그때부터 이 전압들이 소정의 임계레벨(Vth)보다 높아질때까지 선로(23)상에 리세트 신호를 생성한다. 전원공급직후 주어진 리세트신호(RST)는 드라이버/리시버회로(22)와, SCSI프로토콜 제어회로(24)와, 데이터 버퍼 제어회로(25)와, 하드디스크 제어회로(26)와, MPU(27)와, 구동제어회로(31)와, 서브/스핀들제어회로(32)와, MPU(33)에 입력되어 이 회로들을 각각 초기 리세트상태로 해준다. 초기 리세트상태에서 스핀들모터(S)와 서브모터(SM)는 정지하여 구동되지 않는다.
전원전압 탐지회로(21)의 입력신호(20)은 전류제한 저항(R1)을 통해 V출력1의 레벨로 풀업(pull up)된다.
본 발명에 의한 외부리세트 스위치(11)는 입력선과 접지(GND)간에 세로이 접속된다.
2전원전압을(Vcc1과 Vcc2)의 사용은 본 발명의 요지가 아니고 전술한 MB3771에 고유한 것이다. 이들 전압들(Vcc1과 Vcc2)이 정상적으로 공급될 때, 즉, 임계레벨(Vth)보다 높을때와, 외부리세트 스위치(11)가 ON될 경우, 입력선(20)은 도전스위치(11)을 통해 접지된다. 따라서 전원전압(Vcc1)은 0전압으로 감소된다. 즉 (Vcc1)는 임계레벨(Vth)보다 낮아진다. 이러한 조건에서 리세트신호(RST)는 선로(23)상에 연속적으로 출력된다.
전원전압들(Vcc1과 Vcc2)은 동일전압레벨에 있는 동안 전술한 콘넥터 수단을 통해 전원선(14)로부터 공급된다. 콘넥터수단이 결합되면, 우선 전압( Vcc2)가 입력된 다음 전압(Vcc1)이 입력된다. 그러한 전원전압들(Vcc1과 Vcc2)의 순차 공급은 제4a도의 하부좌측에서 긴화살과 짧은 화살로 개략적으로 나타낸 바와같이 관련된 콘넥터 핀들의 길이를 서로 다르게 만들어줌으로써 실현될 수 있다. 즉 전압(Vcc1의 콘넥터 핀은 짧고 전압(Vcc2)의 콘넥터핀은 길다. 이러한 순차전압공급의 이유는 다음과 같다. 우선 전원이 러쉬(rush)전류 보호저항(R0)을 통해 수신되어 저전압(Vcc2)이 얻어진다. 그후 즉시 전원이 저항(R0)의 개입없이 충분히 수신되어 충분한 전압(Vcc1)이 얻어진다. 이는 또한 소정의 일정시간 동알 리세트 신호의 발생을 가능하게 한다.
제5도는 전원전압 탐지회로의 일예의 회로도이다. 전원전압 탐지회로(21)는 본 발명에 따라 외부리세트스위치(11)를 내장한다. 전원 전압 탐지회로(21)는 그의 한입력에서 임계레벨(Vth)을 수신하고 또한 다른 입력에서 저항(R1,R3,R4)을 통해 전원에 접속되는 적어도 하나의 비교기(41,42)로 구성되며, 후자의 다른 입력은 또한 외부 리세트 스위치(11)에 직렬로 연결되어 있어 외부 리세트 스위치(11)가 동작하면 접지되어 비교기의 출력으로부터 리세트신호(RST)를 생성한다.
상술한 바와같이 2전압(Vcc1, Vcc2)의 사용은 본 발명의 요지가 아니다. 즉, 본 예에서는 전압들(Vcc1, Vcc2)을 수신하도록 2비교기들(41,42)이 사용됐지만 비교기들(41,42)중 어느 하나를 사용해도 된다. 도면에서, 참조번호 44, 49는 또한 비교기들이고, 43은 OR회로, 45는 AND회로, 46은 플립플롭회로, 47은 정전류원 48은 트랜지스터 50은 기준전압발생회로, 51은 트랜지스터, 52는 정전류원을 나타낸다. 이 회로의 동작은 다음과 같다.
외부기억 유니트(자기디스크장치)(1)가 정상사용중일 때, 비교기(41)는 출력 0을 생성한다. 왜냐하면 전압(Vcc1)이 임계레벨(Vth)보다 크기 때문이다. 비교기(42)로 출력 0을 생성한다. 왜내하면, 저항들(R3,R4)에 의해 분할된 전압(Vcc2)이 임계레벨(Vth)보다 높기 때문이다. 따라서, AND회로(43)은 논리 0을 생성하며 따라서 R-S플립플롭(46)은 리세트상태를 유지하므로 트랜지스터(48)의 상태가 그대로 유지되어 OFF를 유지한다. 캐퍼시터(C1)가 정전류원(47)에 의해 충전되며 따라서 비교기(49)는 출력 0을 생성한다. 왜냐하면, C1의 충전전압이 임계레벨(Vth)보다 높기 때문이다. 따라서 트랜지스터(51)가 OFF를 유지한다. 그에 따라 리세트신호(RST)현제 1은 능동이 아니다. 리세트신호(RST)는 저레벨 0에서 능동이 되어 그에의해 제1서브유니트(2)내의 제어회로(제4a도 참조)를 초기화된다. 초기화된 상태에서 외부 기억 유니트의 교체는 호스트 컴퓨터(5)와 기타 외부기억 유니트(1)에 악영향을 주지 않는다.
다른 외부기억 유니트(1)가 데이터 기억장치내에 새로 삽입되면 그의 외부 리세트 스위치(11)은 ON을 유지했다가 접속완료 후, 리세트 스위치(11)는 OFF된다. 따라서 비교기(41)의 출력은 1에서 0으로 변경되므로 OR회로의 출력이 1에서 0으로 복귀된다. 그러므로 AND 회로(45)의 출력은 0에서 1로 변경되므로 그에의해 R-S플립플롭(46)과 그의 Q-출력을 리세트하므로, 트랜지스터(48)가 OFF된다. 트랜지스터(48)가 OFF되면 캐패시터(C1)는 충전되어 소정시간 경과후 충전전압이 비교기(49)이 임계레벨(Vth)보다 높아지므로 비교기(49)의 출력은 0으로 변동되고 트랜지스터(51)는 OFF된다. 결과적으로 리세트신호(RST)는 1로 복귀되어 비능동이 되므로 초기리세트 상태가 해제된다.
보다 구체적으로, 상기 동작은 다음과 같이 수행된다. 새로운 자기디스크유니트(1)이 록커복스내에 수용되면 유니트(1)의 전원공급운 전술한 콘넥터 수단을 통해 입력된다. 전술한 바와같이, 전원공급이 순차로 행해져 Vcc2가 입력된 다음 Vcc1이 입력된다. Vcc2가 먼저 공급되는 동안 리세트신호(RST)(0)가 생성된다. 이는 외부 리세트 스위치(11)가 ON되는 경우와 등가이다. 그후 전압(Vcc1)이 공급되어 그에의해 리세트 신호가 해제된다(1). 이는 외부 리세트 스위치(11)가 OFF되는 경우와 등가이다.
제6도는 드라이버/리시버회로의 제1예를 나타내는 도면이고, 제7도는 제6도에 보인 회로의 동작을 구체화하는 진리표이고, 제8도는 드라이버/리시버회로의 제2예를 나타내는 도면이고, 제9a 및 9b도는 제8도에 보인 회로의 동작을 구체화하는 진리표이다.
이 도면들을 참조하면, 제4a도에서 드라이버/리시버회로(22)는 한쌍의 구동증폭기(61,63)와 수신증폭기(62,64)로 구성된다. 구동증폭기는 신호(Ss)를 인터패이스 버스(4)를 통해 호스트 컴퓨터(5)에 송출하고, 수신증폭기는 신호(Sr)를 인터패이스 버스(4)를 통해 호스트 컴퓨터(5)에 송출한다. 구동증폭기는 입력단자, 출력단자 및 이네이블단자(ENB)를 갖는다. 이네이블단자(ENB)는 리세트신호(RST)을 수신하여 출력단자를 고임피던스 상태로 한다.
증폭기(61,62)의 쌍은 인터패이스 버스(4)의 각 선로에 접속되고 또한 이는 증폭기들(63,64)에 입력된다.
제6도에서, 구동증폭기(61)는 독출/기입 및 구동제어기(8)(제1 및 제4a도)로부터 송출신호(Ss)를 수신하여 인터패이스신호()를 SCSI 인터패이스 버스(4)에 출력한다. SCSI 인터패이스 버스(4)로부터의 인터패이스신호()는 수신증폭기(62)에 입력되어 정형된 파형을 갖는 수신신호(Sr)를 구한다. 신호(Sr)는 독출/기입 및 구동제어기(8)에 공급된다. 여기서 주지할 것은 구동증폭기는 이네이블단자(ENB)에 입력된 이네이블 신호에 의해 제어된다는 것이다.
구동 및 수신증폭기들(61,62)은 불평형 타입 증폭기들로서 구성되며, 각각은 선택적으로 3상태를 갖는다. 이것을 트리상태(tri-state)라 한다. 구동증폭기(61)는 제7도의 표에 보인 바와같은 여러 진리치를 갖는다. 표에서 H(고)는 논리 1을 나타내고, L(저)은 논리0을 그리고 Z는 본 발명에 중요한 고임피던스 상태를 나타낸다. 여기서 리세트신호(RST)는 저레벨로 작동된다.
전원전압 탐지회로(51)가 저레벨 0에서 능동인 리세트신호(RST)를 생성하면, 신호(RST)가 이네이블단자(ENB)에 입력되므로 결국 구동증폭기(61)가 고임피던스(Z)상태에서 인터패이스신호()를 생성한다. 고임피던스 상태하에서, 수신신호(Sr)는 신호() 자체에 따라 결정된다.
제8도를 참조하면, 구동증폭기(63)는 인터패이스신호들(X와)을 SCSI 인터패이스 버스(4)에 출력하고 수신증폭(64)는 SCSI 인터패이스 버스(4)로부터 인터패이스신호들(X와)을 수신하고, 이들 신호(X와)는 수신신호(Sr)를 구하도록 정형된 파형을 갖는다.
구동증폭기(63)는 이네이블단자(ENB)에 입력된 이네이블신호에 의해 제어되고, 비슷한 신호가 수신증폭기(64)에 리세트신호()로서 입력된다.
구동 및 수신증폭기들(63,64)은 차동증폭기 또는 평형증폭기로서 구성되며, 또한 이들 증폭기는 제9a 및 9b도의 표들에 보인 바와같은 각종 진리치를 갖는다.
문자의 의미는 제7도에서 설명한 것과 동일하다. 증폭기(61,62)를 수용하기 위한 SCSI 인터패이스 버스(4)는 증폭기들(63,64)를 수용하기 위한 것과 구조가 다르다.
전원전압 탐지회로(21)가 리세트신호(RST)를 생성하여 이네이블단자(ENB)에 입력하면 관련된 이네이블신소가 0(L)이 되므로 고임피던스(Z)를 갖는 인터패이스 신호들(X와)은 구동증폭기(63)에 의해 생성된다.
상술한 바와같이 구동증폭기(61,63)는 리세트신호(RST) 0이 수신시 고임피던스(Z)를 갖는 신호(X) 또는 신호들(X와)을 생성한다. 결과적으로, SCSI 인터패이스 버스(4)는 버스(4)와 유니트(1)간의 단절의 악영향을 받지 않는다. 왜냐하면 유니트(1)의 인터패이스 포트에서의 고임피던스는 그들간의 접속을 분리시키기 때문이다.
제8도에서, 고임피던스 상태가 구동증폭기(63)와 이네이블단자(ENB)만에 관계되기 때문에 다른 증폭기(64)의단자는 풀업상태에만 세트될 필요가 있다.
상술한 고임피던스 상태를 상세히 후술하면 다음과 같다.
만일 드라이버/리시버회로(22)로부터 인터패이스신호가 고임피던스(Z)신호가 아닐 경우, 송출신호(Ss)는 예를들어 제8도의 경우에 인터패이스 신호들(X와)로서 인터패이스 버스(4)로 직접 출력된다. 따라서, 인터패이스 버스(4)로부터 자기디스크장치(1)의 제거시에 송출신호(Ss)에서 바람직하지 못한 영향이 생길 수도 있다. 그 다음 사고송출신호(Ss)가 SCSI 인터패이스 버스(4)로 송출되어 수행될 순서에 있어 오동작을 유발할 수도 있다. 최악의 경우에, 오동작은 버스행업(hang-up)등과 같은 비동작 상태의 원인이 된다. 그럼에도 불구하고, 본 발명에서는 드라이버/리시버부(22)로부터의 인터패이스 신호가 유니트(1)를 교체해야될 때마다 고임피던스(Z)상태로 변환되므로 그러한 버스행업등이 발생하지 않는다. 예를들어, 제3도를 다시 참조하면, 자기디스크 장치(1-2)에는 전원이 공급되지 않아 그내의 드라이버/리시버브(22)가 동작되지 않으므로 회로(22)는 고임피던스 상태를 제공한다. 이 경우에, SCSI 인터패이스(4)상의 버스수순은 호스트 컴퓨터(5)와 기타 능동 자기디스크장치(1-1 및 1-3 내지 1-n)에 대해 정상으로 수행될 수 있다.
상기와 대조적으로 자기디스크장치(1-2)에 전원이 통상과 같이 공급될 경우 그러나 호스트 컴퓨터(5)를 포함하는 다른 장치들(1-1 과 1-3 내지 1-n)만이 인터패이스 버스(4)를 통해 서로 통신할 경우(장치 1-2는 후리(free)임), 장치(1-2)를 교체할 경우, 장치(1-2)에 전원공급을 정지할 필요가 있다.
전원공급이 정지되면 장치(1-2)내의 드라이버/리시버부(22)에는 전원이 공급되지 않는다. 그러므로, 전원공급이 정지시에 과도응답의 영향으로 인해 장치(1-2)의 드라이버/리시버회로(22)내 의해 원치않는 잡음 또는 사고가 야기되어 SCSI 인터패이스 버스(4)에 입력된다. 잡음등은 버스행업등으로 유도되는 능동 SCSI 인터패이스(4)에 있어서의 버스수순의 원치않는 오동작의 원인이 된다.
본 발명에 의하면, 상술한 바와같이 리세트신호(RST)가 외부 리세트 스위치(11)에 의해 장치(1-2)의 제어회로에 연속으로 공급되므로 그의 인터패이스 포트에서위 드라이버/리시버회로(22)의 고임피던스 상태가 항상 유지되며 이 때문에 인터패이스 버스(4)로부터 장치(1-2)의 온라인 제거가 가능하다.
또한 서보모터(음성코일모터)와 스핀들모터의 구동 역시 리세트신호(RST)에 의해 정지되므로 전력소모 즉, 전원부하가 크게 감소된다. 그러한 작은 전원부하에서 전원선들을 통해 다른 소자들(4,5,1)에 잡음 침투가 될 수 없다. 예를들어 DC+12V와 DC+5VDC를 외부 자기디스크장치의 표준장치 전원으로 사용될 경우 통상 DC+12V가 전술한 모터들(S와 SM)을 구동시키기 위해 사용되며, DC+5V는 통상적으로 전술한 드라이버/리시버회로(22)와 기타 논리 및 아니로그 회로용으로 사용된다.
상기 장치에서, 자기디스크장치를 교체하기 위해 제거할 때 장치(1)용 DC+12V의 전원부하가 신호(RST)에 의해 감소되기 때문에 외부 리세트 스위치(11)를 사용하여 DC+5V의 공통전원장치에 잡음이 들어가지 못하게 하고 또한 신호(RST)에 원인이된 고임피던스(Z)로 인해 인터패이스 버스(4)에 잡음이 들어가는 것을 억제한다. 제10도는 자기디스크장치의 측면도이고, 제11도는 그의 정면도, 제12도는 그의 배면도이다.
이들 도면에서, 자기디스크장치의 하우징(70)의 표면에는 타원형 구멍으로 나타낸 바와같은 복수의 방열구멍들이 형성되어 있고, 외부 리세트 스위치(11)(도시안됨)가 노브(80)에 의하여 작동되도록 되어 있고, 노브(80)가 제10 및 11도에 나타낸 위치에 있을 때 스위치(11)가 OFF에 유지되지만 제11도에 보인 바와같이 만일 노브(80)를 우선 좌측으로 이동하여 록킹 돌기부(81)를 멀리 이동시킨 다음 슬라이드 스위치로서 하향으로 밑면 노브(80)는 리세트 스위치(11)가 ON되는 위치에 있는다.
해제 및 잠금을 나타내는 라벨(82)은 노브(80)의 측면에 위치된다. 잠금 및 준비 상태를 나타내는 지시램프(37)가 노브(80)의 측면에 장치되 있다. 지시램프(37)는 제4b도에 나타낸 것으로 마이크로 프로세서(33)(제4b도)의 준비 상태동안 ON되며 디스크들(D)이 호스트 컴퓨터(5)(제3도)에 의해 억세스될 때, 발광한다. 따라서, 지시램프(37)가 오프되면, 이는 관련 디스크장치가 억세스상태 또는 준비상태가 아님을 뜻한다. 램프(37)는 제4b도의 저항(2)과 인버터(36)을 통해 구동된다. 참조번호(84)는 기입보호스위치의 노브를 나타낸다. 보호스위치(84)는 독출동작만을 허용하는 모드를 세트하도록 동작된다.
제12도를 참조하면, 콘넥터(90)는 유니트(1)의 뒤에 장착된다. 이 콘넥터(90)는 전술한 콘넥터 수단으로서 그의 중앙의 2컬럼들은 디스크 장치를 SCSI 인터패이스 버스(4)에 접속 및 비접속해 주는 접속핀들(91)이다. 상부 4핀들(92)은 전술한 전압들(Vcc1과 Vcc2)을 운송하기 위한 접속핀들이며, 하부 2핀들(93)은 전술한 DC+12V에 상응하는 전압(Vcc3)을 운송하며, Vcc1과 Vcc2는 둘다 전술한 DC+5V에 상당한다.
전술한 록커복스는 제10, 11 및 12도에 보인 장치와 결합을 가능하게 하는 수용처(도시안됨)에 구비된다. 장치가 록커복스에 삽입될 때 장치와 SCSI 인터패이스 버스(4)간의 접속은 콘넥터(91)에서 완료된다.
제11도와 상기 설명으로부터 이해되는 바와같이, 노브(80)와 잠금돌기부(81)은 전술한 대응 록커복스의 수용처와 함께 자동잠금장치를 형성한다. 따라서, 각 자기디스크 장치는 록커복스를 체결해주는 자동잠금장치와 외부 리세트 스위치(11)를 작동시키는 노브(80)를 갖추고 있다. 자동잠금장치는 리세트 스위치(11)가 외부지령(리세트신호 RST)이 발생하는 전술한 제2상태에 있는 위치로 노브를 이동시키지 않고는 자기디스크장치가 록커복스로부터 제거될 수 없도록 하는 기능을 한다.
또한 자기디스크장치는 록커복수측의 또다른 콘넥터와 전기적으로 분리가능하게 체결되는 도전 콘넥터(90)를 갖고 있다. 이 콘넥터들은 인터패이스 버스 신호와 전원을 운송한다.
일반적으로, 외부기억 유니트는 호스트 컴퓨터(5)측으로부터 DC전원을 수신하는 콘넥터(90)와, 호스트 컴퓨터(5)로부터 인터패이스 버스(4)를 통해 송출된 정보를 수신하고 또한 인터패이스 버스(4)를 통해 호스트 컴퓨터(5)로 정보를 송출하기 위해 인터패이스 버스(4)에 접속된 드라이버/리시버회로(22)와, 데이터/리시버회로를 통해 수신된 정보를 기억하는 기록매체와, 상기 기록매체를 구동시키기 위해 그에 접속된 구동수단과, 상기 기록매체로부터 정보를 선택적으로 독출 및 기입하는 독출/기입수단과, 상기 드라이버/리시버회로(22)와 구동수단 및 독출/기입수단에 접속되며 또한 상기 구동 수단과 독출/기입수단을 제어하도록 호스트 컴퓨터(5)로부터 명령을 송출하는 적어도 하나의 마이크로 프로세서(27,33)을 포함하는 제어회로(10)와, 상기 콘넥터(90)로부터 공급된 DC전원의 레벨이 소정임계 레벨에 도달할 때 제어회로(10)를 초기화하는 리세트신호를 생성하는 리세트회로(7)와 DC전원을 검출하여 검출된 DC전원의 리세트 회로에 위한 검출과 무관하게 리세트 신호를 강제로 생성하기 위해 상기 리세트회로(7)에 접속되는 수단을 포함한다.
상술한 자동잠금장치에 대해 관련 도면을 참조하여 좀더 상세히 설명하면 다음과 같다.
제13b도는 자동잠금장치의 해제모드를 나타내는 전체 사시도이고, 제13b도는 자동잠금장치의 잠금모드를 나타내는 부분사시도이고, 제14도는 자기디스크장치의 전체사시도이다.
제13a도에서 즉, 해제모드동안 자동잠금프레임(95)은 상부 위치에 있는다. 이 위치에서 작동레버(11')(제13b도 참조)는 리세트 스위치(11)를 ON하도록 눌려지며 또한 리세트신호(RST)가 방행된다. 이 경우에, 자동잠금 프레임(95)의 하부측은 록커복스의 전술한 수용처로부터 분리되므로 핸들(97)을 당김으로서 장치가 록커복스로부터 화살표로 나타낸 방행으로 제거될 수 있다.
제13a도에서, 즉, 잠금모드동안 자동잠금프레임(95)은 노브(80)를 하향으로 누름으로서 하부위치에 들어가며 그에 의해 스프링지지된 작동레버(11')가 풀림과 동시에 리세트 스위치(11)가 OFF되므로 리세트신호(RST)가 발행되지 않는다. 이 경우에, 자동잠금프레임(95)의 하부측은 록커복스의 전술한 수용처와 체결되므로 그 장치가 록커복스로부터 제거될 수 없다.
통상적으로 전술한 자동잠금장치는 제14도에서 명백한 바와같이 외부에서 볼 수 없다.
상술한 바와 같이, 본 발명의 데이터기억장치는 그것이 호스트 컴퓨터(5)에 접속되어 그로부터 정보를 독출 및 그에 기입하는 디스크형 기억장치로서 형상함으로서 실현될 수 있으며, 여기서 디스크형 기억장치는 적어도 하나의 디스크형 기록매체를 포함하는 디스크기구와, 디스크형 기록매체를 구동하는 구동수단과, 디스크형 기록매체로부터 정보를 독출 및 그에 기입하는 독출/기입헤드와, 독출/기입헤드를 원하는 트랙으로 이동시키는 위치설정 수단을 가지며, 여기서, 디스크형 기억장치는 호스트 컴퓨터(5)에 정보를 송신 및 그로부터 수신하기 위해 인터패이스 버스(4)를 통해 호스트 컴퓨터(5)에 접속된 드라이버/리시버회로(22)와 인터패이스 프로토콜을 제어하기 위해 상기 드라이버/리시버회로(22)에 접속된 인터패이스 제어회로(24)와, 상기 디스크 기구를 제어하는 제어회로(10)와, 호스트 컴퓨터(5)에 의해 발행된 지령에 따라 호스트 컴퓨터와 상기 디스크기구에 또한 그로부터 정보의 송수신을 제어하기 위해 상기 드라이버/리시버회로(22)와 제어회로(10)에 접속된 적어도 하나의 마이크로 프로세서(27,33)와, 초기화하도록 리세트 신호를 생성하는 전술한 회로소자들에 접속된 리세트회로(7)와, 리세트회로가 리세트신호를 강제로 발행하게 하기 위해 리회로(7)에 접속된 수단으로 구성된다.
본 발명에 의한 외부기억 유니트(1)의 동작을 요약하면 외부기억 유니트(1)는 드라이버/리시버회로(22)와 구동수단을 동작중단함으로써 이 장치의 전원(13) 공급을 그대로 유지시키면서 인터패이스 버스(4)에 접속 도는 그로부터 분리할 수 있다.
상술한 동작은 다음과 같은 단계순의 방법으로 표현될 수 있다.
단계 a
어느 외부기억 유니트들을 장치에 삽입 또는 그로부터 분리할 것인지를 식별하고,
단계 b
인터패이스 버스(4)에 대해 상기 식별된 외부기억 유니트 드라이버/리시버회로에 고임피던스 상태를 형성하고,
단계 c
상기 식별된 외부기억 유니트(1)를 인터패이스 버스(4)에 접속 또는 그로부터 분리한다.
외부기억 유니트를 처리하는 상술한 방법의 실행과 더불어 또는 무관하게 다음과 같은 방법을 실행할 수 있다.
단계 a
어느 외부기억 유니트를 장치로부터 분리 또는 그에 삽입해야할지를 식별하고,
단계 b
드라이버/리시버회로(22)와 구동수단을 동작중단하고,
단계 c
상술한 외부기억 유니트(1)를 인터패이스 버스(4)로부터 분리 또는 그에 접속한다.
자기디스크장치를 인터패이스 버스(4)로부터 분리할 때 우선 유니트(1)가 버스후리상태에 있느지 즉, 유니트(1)가 인터패이스 버스(4)와 통신을 행하고 있지 않음을 확인하는 것이 좋다. 그러나, 인터패이스 버스(4)상의 버스수순이 운행되고 있더라도 교체할 유니트(1)가 억세스 상태에 있지 않는 경우(램프(37)가 발광하지 않음), 즉, 유니트(1)이 버스(4)로부터 분리된 경우 (램프(37)가 OFF됨) 그 유니트를 분리하는 것이 가능하다.
제15도는 2버스 후리상태들을 설명하는 타이밍 챠트이다. 이 타이밍챠트는 아메리카 내쇼날 스탠다드 인스티튜트(ANSI)에 의해 발행된 규정에 준한다.
타이밍챠트에서, 일련의 억세스가 종료될 때 신택신호(+SEL)가 해제(파형의 하강)된 다음 비지(busy)신호(+BSY)가 해제되며, 그후 그 수순의 위상은 버스후리 상태로 들어간다. 이 상태로 들어간후 다른 신호 역시 해제된다. 전술한 버스후리 상태는 상술한 위상에 위치된다.
전술한 준비표시램프(37)(제4b도, 제11도 등)를 탐지함으로써 장치로부터 자기디스크장치를 분리하는 것도 가능하다. 램프(37)는 전술한 바와같이 다음과 같은 2모드들(1)과 (2)에서 MPU(33)에 의해 선택적으로 제어된다.
(1) 램프(37)는 자기디스크장치가 억세스 상태에 있을 때 점멸한다.
(2) 램프(37)는 자기디스크장치가 억세스 상태에 있지 않고 준비상태에 있을 때 ON된다.
따라서 외부 리세트 스위치(11)가 ON되어 리세트신호(RST)가 능동이 되면, MPU(33)는 그것이 현재의 능동신호(RST)에 의해 리세트 되기 때문에 램프(37)를 ON시키는 신호를 생성하지 않으므로, 그에 의해 램프(37)가 OFF된다. 따라서, 자기디스크장치가 램프(37)가 ON 또는 OFF됐는지를 시각적으로 탐지함으로써 자기디스크장치가 분리될때를 판단하는 것이 가능하다.
즉, 자기디스크장치가 분리될 때 우선 램프(37)가 OFF인지를 확인한 다음 대응하는 록커복스와 체결된 전술한 상호체결 기구를 해제하기 위해 제11도의 노브(80)를 풀업하는 것이 좋다. 외부 리세트 스위치(11)는 호스트 컴퓨터(5)에 의해 제어되는 원격 제어 리세트 스위치일 수 있다.
위에서 상세히 설명한 바와같이, 본 발명에 의하면, 시스템 전원을 단절함이 없이 자기디스크장치들을 교체자할 수 있는 외부기억 유니트의 온라인 유지관리가 실현될 수 있다.
결과적으로 사고허용 컴퓨터 시스템의 연속 가동시, 그내의 자기디스크장치들을 유지관리를 위해 교체할 수 있으며, 따라서 시스템을 가동 중단시킴이 없이 연속가동하는 것이 보장된다. 이는 시스템 신뢰성을 증가시켜 컴퓨터의 처리능력을 개선한다.

Claims (36)

  1. 일체로서 통합 형성되는 제1서브유니트(2)와 제2서브유니트(3)를 각각 가지며, 상기 제2서브유니트는 적어도 기록매체를 포함하며, 상기 제1유니트는 상기 제2서브유니트를 제어하는 제어회로(10)를 포함하는 복수의 외부기억유니트(1)와, 상기 외부기억 유니트들을 제1서브유니트들 각각에 공통으로 접속하여 상가 각각의 외부기억 유니트로서 독출/기입동작을 수행하도록 호스트 컴퓨터(5)에 접속해주는 인터패이스 버스(4)를 포함하는 데이터 기억장치에 있어서, 상기 제1서브유니트들 각각은 외부지령에 따라 상기 인터패이스 버스에 대해 고임피던스 상태를 선택적으로 생성하는 제1수단(6)을 포함하는 것이 특징인 외부기억 유니트를 갖는 데이터 기억장치.
  2. 제1항에 있어서, 상기 제1서브유니트들 각각은 외부지령에 의해 상기 고임피던스 상태를 제공하도록 제1수단을 작동시키는 리세트신호를 생성하는 제2수단(7)을 더 포함하는 것이 특징인 외부기억 유니트를 갖는 데이터 기억장치.
  3. 제1항에 있어서, 상기 제1서브유니트(2)는 상기 제1수단(6)과 상기 제2서브유니트(3)간에 위치되는 독출/기입 및 구동제어기(8)를 포함하여, 상기 독출/기입 및 구동 제어기는 상기 제2수단으로부터 상기 리세트신호를 수신함으로써 초기화되는 것이 특징인 외부기억 유니트를 갖는 데이터 기억장치.
  4. 제3항에 있어서, 상기 외부기억유니트들(1) 각각은 상기 외부지령을 발행하도록 작동되는 외부 리세트 스위치(11)를 구비하는 것이 특징인 외부기억 유니트를 갖는 데이터 기억장치.
  5. 제4항에 있어서, 상기 제1수단(6)은 상기 인터패이스 버스(4)에 대해 인터패이스로서 작용하는 상기 제어회로내의 드라이버/리시버회로(2)에 의해 실현되는 것이 특징인 외부기억 유니트를 갖는 데이터 기억장치.
  6. 제5항에 있어서, 상기 드라이버/리시버부(22)는 한쌍의 구동증폭기(61,63) 및 수신증폭기(62,64)로 구성되며, 상기 구동증폭기는 상기 인터패이스 버스(4)를 통해 호스트 컴퓨터(5)에 신호를 송출하며 또한 상기 수신증폭기는 상기 인터패이스 버스(4)를 통해 상기 호스트 컴퓨터(5)로부터 신호를 수신하며, 상기 구동증폭기는 입력단자, 출력단자 및 상기 리세트신호가 입력되어 출력단자를 상기 고임피던스 상태로 해주는 이네이블단자(ENB)를 갖는 것이 특징인 외부기억 유니트를 갖는 데이터 기억장치.
  7. 제4항에 있어서, 상기 제2수단(7)은 상기 제어회로내의 전원전압 탐지회로(21)에 의해 실현되며, 상기 전원전압 탐지회로는 그의 입력에서 상기 제어회로를 동작시키는 전원전압을 수신하며, 또한 제어회로의 정상 동작을 보장하는 임계 레벨보다 상기 전원전압이 높은지를 판정하도록 전원전압의 레벨이 상기 임계레벨보다 큰지를 탐지하며 상기 전원전압 탐지회로는 전원전압의 레벨이 임계레벨보다 클때와 상기 외부지령이 그에 입력될 때 상기 리세트신호를 그의 출력에서 생성하는 것이 특징인 외부기억 유니트를 갖는 데이터 기억장치.
  8. 제7항에 있어서, 상기 외부 리세트 스위치(11)는 상기 전원전압탐지회로(21)내의 입력측에 구비되는 것이 특징인 외부기억 유니트를 갖는 데이터 기억장치.
  9. 제8항에 있어서, 상기 전원전압 탐지회로(21)는 그의 한입력에 상기 임계레벨을 수신하며 또한 다른 입력에 저항(R1,R3,R4)을 통해 전원에 접속되는 적어도 하나의 비교기(41,42)로 구성되며, 상기 후자의 입력은 또한 상기 외부 리세트 스위치(11)와 직렬로 접속되어 있어 상기 외부리세트 스위치가 동작될때 접지되어 상기 리세트 신호를 비교기의 출력으로부터 생성되는 것이 특징인 외부기억 유니트를 갖는 데이터 기억장치.
  10. 제5항에 있어서, 상기 독출/기입 및 구동제어기(8)는 상기 인터패이스 버스(4)의 지령제어를 행하기 위해 상기 드라이버/리시버회로(22)에 접속된 적어도 하나의 프로토콜 제어부(24)와, 독출 및 기입 데이터의 전송을 제어하는 데이터 버퍼 제어회로(25)와, 상기 제2서브유니트(3)의 구동을 제어하는 구동제어회로(26,31,32)와 이들 회로들을 관리하는 적어도 하나의 마이크로 프로세서 유니트부(27,33)와, 상기 구동제어회로의 협조로 독출/기입 데이터의 독출/기입 동작들을 제어하는 독출/기입제어부(35)로 구성되며, 상기 회로들 각각은 상기 제2수단(7)로부터 상기 리세트신호에 의해 초기화되는 것이 특징인 외부기억 유니트를 갖는 데이터 기억장치.
  11. 제2항에 있어서, 상기 외부기억 유니트(1)는 상기 제2수단(7)에 의해 생성된 리세트 상태로 그대로 유지시키면서 외부기억 유니트를 내부에 장착하고 있는 록커복스로부터 분리되는 것이 특징인 외부기억 유니트를 갖는 데이터 기억장치.
  12. 제11항에 있어서, 상기 외부기억 유니트(1)는 상기 외부지령을 발행하도록 동작하는 외부리세트 스위치(11)를 갖는 것이 특징인 외부기억 유니트를 갖는 데이터 기억장치.
  13. 제12항에 있어서, 상기 외부 리세트 스위치(11)는 제1상태와 제2상태를 선택적으로 취하는 기계적 스위치이며 또한 반대 조작을 하지 않는한 각 상태를 유지하며, 제1상태는 상기 외부지령이 발행되지 않는 상태이며, 또한 제2상태는 외부지령이 발행되는 상태인 것이 특징인 외부기억 유니트를 갖는 데이터 기억장치.
  14. 제13항에 있어서, 상기 외부기억 유니트(1) 각각은 자기디스크장치로서 제조되며, 휴대가능하며 사용시 록커복스내에 장착되며, 상기 외부 리세트 스위치(11)는 상기 제1상태를 취하고 있다가 자기디스크장치를 록커복스로부터 분리할때에 상기 제2상태로 변동되는 것이 특징인 외부기억 유니트를 갖는 데이터 기억 장치.
  15. 제14항에 있어서, 상기 자기디스크장치(1) 각각은 상기 록커와 체결되는 자동잠금장치와 상기 외부 리세트 스위치(11)를 작동시키는 노브(80)를 가지며, 상기 자동잠금장치는 상기 외부지령이 발생되는 상기 제2상태를 외부리세트 스위치가 취하는 위치로 상기 노브를 이동시킴이 없이는 상기 자기디스크기억장치가 상기 록커복스로부터 분리될 수 없도록 기능하는 것이 특징인 외부기억 유니트를 갖는 데이터 기억장치.
  16. 제14항에 있어서, 상기 자기디스크자치(1)는 상기 록커복스내의 또다른 콘넥터와 분리가능하게 전기적으로 체결된 도전 콘넥터(90)를 구비하며, 이들 콘넥터는 상기 인터패이스 버스와 전원을 운송하는 것이 특징인 외부기억 유니트를 갖는 데이터 기억장치.
  17. 일체로서 통합 형성되는 제1서브유니트(2)와 제2서브유니트(3)를 각각 가지며, 상기 제2서브유니트는 적어도 기록매체를 포함하며, 상기 제1서브유니트는 상기 제2서브유니트를 제어하는 제어회로(10)를 포함하는 복수의 외부기억 유니트(1)과, 상기 외부기억 유니트들을 제1서브유니트들 각각에 공통으로 접속하여 상기 각각의 외부기억 유니트로서 독출/기입동작을 수행하도록 호스트 컴퓨터(5)에 접속해주는 인터패이스 버스(4)를 포함하는 데이터 기억장치에 있어서, 전류공급을 감소시켜서 상기 인터패이스 버스로부터 외부기억 유니트가 순차로 단절되도록 상기 제2서브유니트의 작동을 정지시키는 제2수단(7)을 포함하는 것이 특징인 외부기억 유니트를 갖는 데이터 기억장치.
  18. 제17항에 있어서, 상기 제2서브유니트(3)는 그의 작동을 정지시킴으로써 기록매체와 협동하는 독출/기입 헤드들을 포함하는 헤드들(H)과, 상기 기록매체의 구동을 정지하는 것이 특징인 외부기억 유니트를 갖는 데이터 기억장치.
  19. 제17항에 있어서, 상기 외부기억 유니트(1)는 상기 제2수단(7)에 의해 생성된 리세트 상태에 유지시키면서 내부에 외부기억 유니트를 장착시키는 록커복스로부터 분리되는 것이 특징인 외부기억 유니트를 갖는 데이터 기억장치.
  20. 인터패이스 버스(4)를 통해 외부기억 유니트에 공통으로 접속된 호스트 컴퓨터(5)의 제어하에서 사용되는 복수의 외부기억 유니트(1)를 포함하는 데이터 기억장치에 있어서, 상기 외부기억 유니트는 호스트 컴퓨터로부터 인터패이스 버스를 통해 송출된 정보를 수신하여 인터패이스 버스를 통해 호스트 컴퓨터에 정보를 송출하기 위해 인터패이스 버스에 접속된 드라이버/리시버회로(22)와, 상기 드라이버/시리버 회로를 통해 수신된 정보를 기억하는 기록캐체(3)와, 기록매체를 구동하기 위해 상기 기록매체에 접속된 구동수단(8)과, 상기 기록매체로부터 정보를 선택적으로 독출 및 그에 기입하는 독출/기입수단(35)과, 인터패이스 버스에 대해 드라이버/리시버 회로를 고임피던스 상태로 해주기 위해 상기 드라이버/리시버회로에 접속된 인터페이스 제어수단(24)을 포함하는 것이 특징인 외부기억 유니트를 갖는 데이터 기억장치.
  21. 인터패이스 버스(4)를 통해 외부기억 유니트(1)에 공통으로 접속된 호스트 컴퓨터(5)의 제어하에서 사용되는 복수의 외부기억 유니트(1)을 포함하는 데이터 기억장치에 있어서, 상기 외부기억 유니트는 호스트 컴퓨터측으로부터 DC전원을 수신하는 콘넥터(90)와, 호스트 컴퓨터로부터 인터패이스 버스(4)를 통해 송출된 정보를 수신하여 인터패이스 버스를 통해 호스트 컴퓨터에 정보를 성출하기 위해 인터패이스 버스에 접속된 드라이버/리시버회로(22)와, 상기 드라이버/리시버 회로를 통해 수득된 정보를 기억하는 기록캐체(3)와, 기록매체를 구동하기 위해 상기 기록매체에 접속된 구동수단(8)과, 상기 기록매체로부터 정보를 선택적으로 독출 및 그에 그입하는 독출/기입수단(35)과, 상기 드라이버/리시버회로와 상기 구동수단 및 상기 독출/기입수단에 접속되며, 또한 구동수단과 독출/기입수단을 제어하도록 상기 호스트 컴퓨터로부터 지령을 송출하는 적어도 하나의 마이크로 프로세서(27,33)를 포함하는 제어회로(10)와, 상기 콘넥터로부터 공급된 상기 DC 전원을 검출하여 검출된 DC 전원의 레벨이 소정의 임게레벨이 될때 상기 제어회로를 초기화하는리세트 신호를 생성하는 리세트회로(7)와, 상기 DC 전원의 상기 리세트회로에 의한 검출과 무관하게 상기 리세트 신호를 강제로 발생하는 상기 리세트 회로에 접속된 리세트 스위치수단(11)을 포함하는 것이 특징인 외부기억 유니트를 갖는 데이터 기억장치.
  22. 한 몸체로 통합 형성되는 적어도 기록매체를 포함하는 제2서브유니트(3) 및 상기 제2서브유니트를 제어하는 제어회로(10)를 포함하는 제1서브유니트(2)와, 상기 제어회로의 일부를 형성하며, 또한 접속되는 인터패이스 버스(4)에 대해 고임피던스 상태를 제공해주는 드라이버/리시버회로(22)와, 상기 고임피던스 상태를 생성하도록 상기 드라이버/리시버회로를 제어하는 외부 리세트 스위치(11)를 포함하는 것이 특징인 외부기억 유니트를 갖는 데이터 기억장치.
  23. 제22항에 있어서, 상기 외부 리세트 스위치(11)는 상기 제2서브유니트(3)의 전원공급을 중지하도록 리세트신호를 생성하는 것이 특징인 외부기억 유니트를 갖는 데이터 기억장치.
  24. 호스트 컴퓨터(5)에 접속되며, 상기 호스트 컴퓨터에 정보를 기입하고, 또한 그로부터 정보를 독출하는 디스크형 기억장치로서 형성되며, 상기 디스크형 기억장치는 적어도 하나의 디스크형 기록매체(D)와, 상기 디스크형 기록매체를 구동시키는 구동수단(S)와, 상기 디스크형 기록매체로부터 정보를 독출하고, 또한 그에 정보를 기입하는 독출/기입헤드(H)와, 상기 독출/기입 헤드를 원하는 트랙으로 이동시키는 위치설정수단(SM)을 포함하는 디스크 메카니즘을 갖는 데이터 기억장치에 있어서, 상기 디스크형 기억장치는 호스트 컴퓨터에 정보를 기입 또는 그로부터 독출하기 위해 인터패이스 버스(4)를 통해 호스트 컴퓨터(5)에 접속된 드라이버/리시버회로(22)와, 인터패이스 프로토콜을 제어하기 위해 상기 드라이버/리시버회로(22)에 접속된 인터패이스 제어회로(24)와, 상기 디시크 메카니즘을 제어하는 제어회로(10)와, 상기 호스트 컴퓨터에 의해 발행된 지령에 따라 상기 호스트 컴퓨터와 상기 디스크 메카니즘으로부터 또는 그에 정보를 송수신하는 것을 제어하는 상기 제어회로(10)와 상기 드라이버/리시버회로(22) 모두에 접속되는 적어도 하나의 마이크로 프로세서(27,33)와, 초기화하기 위한 리세트신호를 생성하기 위해 전술한 회로소자들에 접속된 리세트회로(7)와, 상기 리세트신호를 강제로 발행하도록 해주기 위해 상기 리세트회로에 접속된 리세트 스위치 수단(11)에 의해 구성되는 것이 특징인 외부기억 유니트를 갖는 데이터 기억장치.
  25. 시스템 전원(13)에 의해 구동되는 복수의 외부기억 유니트(1)를 가지며, 또한 상기 각 유니트의 드라이버/리시버회로들(22)의 인터패이스 버스(4)에 공통으로 접속되는 데이터 기억장치에 있어서, 상기 외부기억 유니트(1)는 상기 드라이버/리시버회로(22)를 상기 인터패이스 버스(4)에 대해 고임피던스 상태로 해쥬는 제1수단(6)을 포함하며, 그에 의해 상기 시스템 전원을 단절하지 않고서도 제1서브유니트(2)를 상기 인터패이스 버스에 접속 및 비접속하는 것이 특징인 외부기억 유니트를 갖는 데이터 기억장치.
  26. 시스템 전원(13)에 의해 구동되는 복수의 외부기억 유니트들(1)을 가지며, 각 유니트는 드라이버/리시버회로(22)를 구비하며, 이를 통해 각 유니트가 인터패이스 버스(4)와 기록매체 구동용 구동수단에 공통으로 접속되는 데이터 기억장치에 있어서, 상기 외부기억 유니트는 상기 드라이버/리시버회로와 상기 구동수단은 모두 전원 공급중단시키는 제2수단(7)을 포함하며, 그에 의해 상기 시스템 전원을 단절하지 않고서도 제2서브유니트(3)를 상기 인터패이스 버스에 접속 또는 비접속하는 것이 특징인 외부기억 유니트를 갖는 데이터 기억장치.
  27. 시스템 전원(13)을 공급 유지시키면서 각 드라이버/리시버회로(22)에 공통 접속되는 인터패이스 버스(4)를 포함하는 데이터 기억장치의 외부기억 유니트들(1) 각각을 취급하는 방법에 있어서, (a) 상기 외부 기억 유니트들중 어느 것을 상기 장치로부터 분리 또는 그에 삽입할지를 식별하는 단계와, (b) 상기 식별된 외부기억 유니트의 드라이버/리시버회로를 상기 인터패이스 버스에 대해 고임피던스 상태로 형성하는 단계와, (c) 상기 식별된 외부기억 유니트를 상기 인터패이스 버스에 접속된 또는 비접속하는 단계를 포함하는 것이 특징인 데이터 기억장치의 외부기억 유니트의 취급방법.
  28. 시스템 전원(13)을 공급 유지시키면서, 각 드라이버/리시버회로(22)에 공통 접속되는 인터패이스 버스(4)를 포함하는 데이터 기억장치의 일부를 형성하며, 기록매체를 구동시키는 각 구동수단을 갖는 외부기억 유니트들(1) 각각을 취급하는 방법에 있어서, (a) 상기 외부기억 유니트들중 어느것을 장치에 삽입 또는 분리할 것인지는 식별하는 단계와, (b)상기 드라이버/리시버회로와 상기 구동수단을 모두 전원공급 중단하는 단계와, (c) 상기 식별된 외부기억장치를 인터패이스 버스에 접속 또는 그로부터 분리하는 단계를 포함하는 것이 특징인 데이터 기억장치의 외부기억 유니트의 취급방법.
  29. 시스템 전력 인터패이스 버스(4)에 접속되는 데이터 기억장치에 있어서, 기록매체와 상기 기록매체를 구동시키며, 또한 시스템 전력에 의해 구동되는 모터를 각각 포함하는 복수의 외부기억 유니트들(1)과, 상기 데이타 기억장치에 접속되는 상기 시스템 전력을 단절함이 없이 또한 상기 인터패이스 버스(4)에 잡음을 전달함이 없이 모터가 정지한 상기 복수의 외부기억 유니트(1)들중 하나가 상기 인터패이스 버스(4)로부터 단절되도록 상기 복수의 외부기억 유니트(1)중 하나가 상기 인터패이스 버스로부터 단절될 예정임을 나타내는 신호에 따라 상기 모터에 시스템 전력의 공급을 중단하는 중단수단을 포함하는 것이 특징인 외부기억 유니트를 갖는 데이터 기억장치.
  30. 제29항에 있어서, 상기 복수의 외부기억 유니트(1)들을 포함하는 록커복스를 더 포함하며, 상기 중단수단은 제2위치가 아닌 제1위치에서 신호를 출력하는 기계적 리세트 스위치(11)를 포함하며, 상기 복수의 외부기억 유니트(1)들 각각은 제1위치와 제2위치간에서 이동가능한 록크레버(11')를 포함하며, 상기 록크레버가 제1위치시에 있을 때 록커복스내의 외부기억 유니트를 록크하고, 기계적 리세트 스위치를 제2위치로 세트하고, 또한 제2위치에 있을 때, 상기 록커복스로부터 상기 외부기억 유니트를 해제하고, 기게적 리세트 스위치를 제1위치로 세트하는 것이 특징인 외부기억 유니트를 갖는 데이터 기억장치.
  31. 인터패이스 버스(4)를 통해 컴퓨터 시스템에 접속할 수 있는 데이터 기억장치(1)에 있어서, 적어도 기록매체와 그를 구동시키는 모터를 포함하는 제2서브유니트(3)와, 상기 제2서브유니트와 일체로 통합 형성되며, 또한 상기 제2서브유니트를 제어하는 제어회로(10)와 상기 인터패이스 버스(4)에 신호를 출력하는 구동회로를 포함하는 제1서브유니트(2)와, 상기 인터패이스 버스와 상기 제1서브유니트의 구동회로에 결합되어 그들간을 접속 및 분리시키는 콘넥터(90)와, 상기 컴퓨터 시스템의 전력을 단절함이 없이 또한 인터페이스 버스에 잡음을 전달함이 없이 상기 데이터 기억장치가 상기 콘넥터를 단절함에 의해 상기 인터패이스 버스로부터 단절되도록 상기 데이터 기억장치가 상기 인터패이스 버스로부터의 단절될 것임을 나타내는 신호에 따라 상기 제2서브유니트내의 모터가 정지하는 상태를 생성하는 생성수단을 포함하는 것이 특징인 외부기억 유니트를 갖는 데이터 기억장치.
  32. 제31항에 있어서, 상기 생성수단은 제2위치가 아닌 제1위치에서 신호를 출력하는 기계적 리세트 스위치(11)를 포함하며, 제1위치와 제2위치간에는 이동가능한 록크레버(11')를 포함하며, 상기 록크레버가 제1위치에 있을 때 록커복스내의 외부기억 유니트를 록크하고, 기계적 리세트 스위치를 제2위치로 세트하고, 또한 제2위치에 있을 때, 상기 록커복스로부터 상기 외부기억 유니트를 해제하고, 기계적 리세트 스위치를 제1위치로 세트하는 것이 특징인 외부기억 유니트를 갖는 데이터 기억장치.
  33. 인터패이스 버스를 통해 컴퓨터 시스템에 접속할 수 있는 데이터 기억장치에 있어서, 적어도 기록매체와 그를 구동시키는 모터를 포함하는 제2서브유니트(3)와, 상기 제2서브유니트와 일체로 통합 형성되며, 또한 상기 제2서브유니트를 제어하는 제어회로(10)와, 상기 인터패이스 버스(4)에 신호를 출력하는 구동회로를 포함하는 제1서브유니트(2)와, 상기 인터패이스 버스와 상기 제1서브유니트의 구동회로에 결합되어 그들간을 접속 및 분리시키는 콘넥터(90)와, 상기 컴퓨터 시스템의 전력을 단점함이 없이 또한 인터패이스 버스에 잡음을 전달함이 없이 상기 데이터 기억장치가 상기 콘텍터를 접속함에 의해 상기 인터패이스 버스에 접속되도록 상기 데이터 기억장치가 상기 컴퓨터 시스템에 접속되었더라도 상기 제어회로의 구동회로로부터 신호가 출력되지 않고 상기 제2서브유니트내의 모터가 정지하는 상태를 생성하는 생성수단을 포함하는 것이 특징인 외부기억 유니트를 갖는 데이터 기억장치.
  34. 제33항에 있어서, 상기 생성 수단은 제2위치가 아닌 제1위치에서 신호를 출력하는 기계적 리세트 스위치를 포함하며, 제1위치와 제2위치간에는 이동가능한 록크레버를 포함하며, 상기 록크레버가 제1위치에 있을 때 록커복스내의 외부기억 유니트를 록크하고, 기계적 리세트 스위치를 제2위치로 세트하고, 또한 제2위치에 있을 때, 상기 록커복스로부터 상기 외부기억 유니트를 해제하고, 기계적 리세트 스위치를 제1위치로 세트하는 것이 특징인 외부기억 유니트를 갖는 데이터 기억장치.
  35. 데이터 기억장치에 전력이 공급되는 동안 모터를 갖는 외부기억 유니트를 상기 데이터 기억장치내의 인터패이스 버스로부터 분리시키는 방법에 있어서, (a) 상기 데이터 기억장치에 전력이 공급되는 동안 상기 데이터 기억장치로부터 외부기억 유니트내의 모터의 구동을 정지시키는 단계와, (b) 상기 데이터 기억장치에 공급되는 전력을 단절함이 없이 또한 인터패이스 버스에 잡음을 전달함이 없이 상기 정지단계동안 인터패이스 버스로부터 상기 외부기억 유니트를 분리시키는 단계를 포함하는 것이 특징인 외부기억 유니트의 분리방법.
  36. 제35항에 있어서, 상기 정지단계는 상기 모터가 정지하는 상태를 생성하는 외부기억 유니트를 구비한 리세트 스위치를 작동시키는 단계를 포함하며, 상기 분리단계는 록크레버가 상기 외부기억 유니트를 포함하는 록커복스로부터 상기 외부기억 유니트를 해제하는 위치로 상기 외부기억 유니트를 구비한 록크레버를 해제하는 단계를 포함하는 것이 특징인 외부기억 유니트의 분리방법.
KR1019910021645A 1990-11-29 1991-11-29 외부기억 유니트를 갖는 데이타 기억장치 및 그 외부기억 유니트의 취급 및 분리방법 KR960010479B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2332920A JP2752247B2 (ja) 1990-11-29 1990-11-29 情報記憶装置
JP90-332920 1990-11-29

Publications (2)

Publication Number Publication Date
KR920010629A KR920010629A (ko) 1992-06-26
KR960010479B1 true KR960010479B1 (ko) 1996-08-01

Family

ID=18260286

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910021645A KR960010479B1 (ko) 1990-11-29 1991-11-29 외부기억 유니트를 갖는 데이타 기억장치 및 그 외부기억 유니트의 취급 및 분리방법

Country Status (7)

Country Link
US (2) US5625777A (ko)
EP (1) EP0488725B1 (ko)
JP (1) JP2752247B2 (ko)
KR (1) KR960010479B1 (ko)
AU (1) AU638365B2 (ko)
CA (1) CA2056189A1 (ko)
DE (1) DE69130889T2 (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE9203952U1 (ko) * 1992-03-24 1992-07-16 Nec Deutschland Gmbh, 8000 Muenchen, De
JP3264465B2 (ja) * 1993-06-30 2002-03-11 株式会社日立製作所 記憶システム
JP3161189B2 (ja) * 1993-12-03 2001-04-25 株式会社日立製作所 記憶システム
JP4341043B2 (ja) * 1995-03-06 2009-10-07 真彦 久野 Ｉ／ｏ拡張装置，外部記憶装置，この外部記憶装置へのアクセス方法及び装置
JP3676882B2 (ja) * 1996-06-12 2005-07-27 株式会社リコー マイクロプロセッサ及びその周辺装置
US5784576A (en) * 1996-10-31 1998-07-21 International Business Machines Corp. Method and apparatus for adding and removing components of a data processing system without powering down
US5949979A (en) * 1997-02-12 1999-09-07 Apple Computer, Inc. Method and apparatus for dynamic addition of buses to a computer system
US5946495A (en) * 1997-04-08 1999-08-31 Compaq Computer Corp. Data communication circuit for controlling data communication between redundant power supplies and peripheral devices
JPH11356086A (ja) * 1998-02-12 1999-12-24 Rohm Co Ltd 半導体装置及びこれを用いたディスク駆動装置
US6121967A (en) * 1998-05-04 2000-09-19 Apple Computer, Inc. Method and apparatus for controlling media bays in a computer system
US6378024B1 (en) * 1999-02-26 2002-04-23 Sony Corporation Reduced microprocessor apparatus and method for device control system using impedance isolating expansion circuit
US6480353B1 (en) * 1999-02-22 2002-11-12 Seagate Technology Llc Fixed disc drive cartridge and playback device
DE19924318A1 (de) * 1999-05-27 2000-11-30 Bosch Gmbh Robert Schaltungsanordnung eines Steuergeräts zur Überwachung einer Spannung
US6431718B1 (en) * 1999-09-22 2002-08-13 International Business Machines Corporation Interconnector and light pipe guide for disk drive and disk drive carrier
US6231224B1 (en) 1999-09-22 2001-05-15 International Business Machines Corporation Light pipe guide and carrier for hard disk drive
US6633654B2 (en) * 2000-06-19 2003-10-14 Digimarc Corporation Perceptual modeling of media signals based on local contrast and directional edges
US6631198B1 (en) 2000-06-19 2003-10-07 Digimarc Corporation Perceptual modeling of media signals based on local contrast and directional edges
US6629315B1 (en) 2000-08-10 2003-09-30 International Business Machines Corporation Method, computer program product, and system for dynamically refreshing software modules within an actively running computer system
JP2002324385A (ja) 2001-02-20 2002-11-08 Sony Computer Entertainment Inc 外部記憶装置及び該外部記憶装置を備えたエンタテインメントシステム
US20030046593A1 (en) * 2001-08-28 2003-03-06 Xie Wen Xiang Data storage device security method and apparatus
US6833728B2 (en) * 2001-10-23 2004-12-21 Infineon Technologies Ag Simultaneous bidirectional signal transmission
SG122759A1 (en) * 2001-10-29 2006-06-29 Seagate Technology Llc System and method for protecting a peripheral device against hot plug attacks
US6990537B2 (en) * 2002-08-03 2006-01-24 Ess Technology, Inc. System and method for controlling multi-component communications via a bus by causing components to enter and exit a high-impedance state
US7051140B2 (en) * 2002-11-13 2006-05-23 International Business Machines Corporation Connector that enables aggregation of independent system resources across PCI/PCI-X bus and interlocked method for aggregating independent system resources across PCI/PCI-X bus
US20060242362A1 (en) * 2005-04-20 2006-10-26 Hanes David H Method and apparatus for disconnecting an external data storage device from a computer
US20070177346A1 (en) * 2006-01-30 2007-08-02 Nobuhiro Adachi Externally connected hard disk drive controlled by mechanic lock having information security function
ES2553090T3 (es) 2011-03-25 2015-12-04 Adc Telecommunications, Inc. Esquema de codificación de identificador para su uso con conectores multivía
US20120246347A1 (en) * 2011-03-25 2012-09-27 Adc Telecommunications, Inc. Systems and methods for utilizing variable length data field storage schemes on physical communication media segments
US9256566B1 (en) 2013-01-24 2016-02-09 Seagate Technology Llc Managed reliability of data storage

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5395521A (en) * 1977-02-02 1978-08-21 Hitachi Ltd Printed circuit board capable for live line connection and removal
US4403288A (en) * 1981-09-28 1983-09-06 International Business Machines Corporation Methods and apparatus for resetting peripheral devices addressable as a plurality of logical devices
JPS5876959A (ja) * 1981-10-30 1983-05-10 Fujitsu Ltd デイスク制御方式
JPS6075903A (ja) * 1983-09-30 1985-04-30 Matsushita Electric Works Ltd シ−ケンス制御装置
US5122914A (en) * 1984-01-17 1992-06-16 Norand Corporation Disk drive system with transportable carrier and mounting assembly
JPS6190323U (ko) * 1984-11-19 1986-06-12
JPS61172346U (ko) * 1985-04-11 1986-10-25
US4722085A (en) * 1986-02-03 1988-01-26 Unisys Corp. High capacity disk storage system having unusually high fault tolerance level and bandpass
FR2598836B1 (fr) * 1986-05-15 1988-09-09 Copernique Dispositif intercalaire de connexion independante a un ensemble informatique d'unites de memoire auxiliaire
US5339446A (en) * 1986-12-26 1994-08-16 Kabushiki Kaisha Toshiba Power supply and method for use in a computer system to confirm a save operation of the computer system and to stop a supply of power to the computer system after confirmation
US4870643A (en) * 1987-11-06 1989-09-26 Micropolis Corporation Parallel drive array storage system
JPH01140215A (ja) * 1987-11-26 1989-06-01 Nec Corp パッケージ挿抜方式
IT1217801B (it) * 1988-06-08 1990-03-30 Honeywell Rull Italia S P A Apparato per rimozione/inserzione a caldo su un bus di connessione di unita, di registrazione magnetica a supporto non rimovibile
US4989205A (en) * 1988-06-28 1991-01-29 Storage Technology Corporation Disk drive memory
US4914656A (en) * 1988-06-28 1990-04-03 Storage Technology Corporation Disk drive memory
US5247619A (en) * 1988-07-12 1993-09-21 Hitachi, Ltd. Insertion and removal of a circuit device into a bus network
US4999787A (en) * 1988-07-15 1991-03-12 Bull Hn Information Systems Inc. Hot extraction and insertion of logic boards in an on-line communication system
US5023831A (en) * 1988-07-18 1991-06-11 Western Digital Corporation Intelligent disk drive having configurable controller subsystem providing drive-status information via host-computer expansion bus
AU630635B2 (en) * 1988-11-14 1992-11-05 Emc Corporation Arrayed disk drive system and method
JPH02139610A (ja) * 1988-11-19 1990-05-29 Fujitsu Ltd 活性着脱方式
US5202965A (en) * 1988-12-09 1993-04-13 Bull, S.A. Electronic system with a plurality of removable units
US5047708A (en) * 1988-12-23 1991-09-10 Kondner Jr Robert L Apparatus for testing circuit boards
US5077722A (en) * 1989-01-06 1991-12-31 Convex Computer Corporation Disk drive insertion and removal interlock
FR2645988A1 (fr) * 1989-04-14 1990-10-19 Altec Sa Dispositif pour branchement d'un disque dur amovible
US5247640A (en) * 1989-08-14 1993-09-21 Oki Electric Industry Co., Ltd. Dual access control system including plural magnetic disk control units and contention control circuitry
US5097439A (en) * 1989-11-08 1992-03-17 Quantum Corporation Expansible fixed disk drive subsystem for computer
US5134619A (en) * 1990-04-06 1992-07-28 Sf2 Corporation Failure-tolerant mass storage system
US5185881A (en) * 1990-09-12 1993-02-09 Marcraft International Corporation User repairable personal computer
US5186646A (en) * 1992-01-16 1993-02-16 Pederson William A Connector device for computers
US5277615A (en) * 1992-09-24 1994-01-11 Compaq Computer Corporation Apparatus for removably supporting a plurality of hot plug-connected hard disk drives

Also Published As

Publication number Publication date
EP0488725B1 (en) 1999-02-10
AU8821491A (en) 1992-06-11
DE69130889D1 (de) 1999-03-25
DE69130889T2 (de) 1999-06-24
AU638365B2 (en) 1993-06-24
US5625777A (en) 1997-04-29
KR920010629A (ko) 1992-06-26
JPH04199316A (ja) 1992-07-20
EP0488725A1 (en) 1992-06-03
US5721838A (en) 1998-02-24
CA2056189A1 (en) 1992-05-30
JP2752247B2 (ja) 1998-05-18

Similar Documents

Publication Publication Date Title
KR960010479B1 (ko) 외부기억 유니트를 갖는 데이타 기억장치 및 그 외부기억 유니트의 취급 및 분리방법
US5761032A (en) Computer structure with modular housings
EP0555913B1 (en) Removable disk drive
JP4156499B2 (ja) ディスクアレイ装置
US5870630A (en) System for online SCSI drive repair utilizing detachable secondary I/O buses pigtailed to primary I/O bus wherein each secondary I/O bus has a length in excess of 100mm
US6317839B1 (en) Method of and apparatus for controlling supply of power to a peripheral device in a computer system
US6062480A (en) Hot docking system and methods for detecting and managing hot docking of bus cards
EP0778532A2 (en) An information processing apparatus
JPH07160380A (ja) 記憶システム
US6438639B1 (en) Computer system bus network providing concurrent communication and connection transition of peripheral devices
KR890004758B1 (ko) 디스크 구동장치
US20020007447A1 (en) Assembled-type backup apparatus using hard disk drives
JPH0756662A (ja) ポータブルコンピュータ用ドッキング端末
JP4486633B2 (ja) ディスクアレイ装置
US4940969A (en) Apparatus and method for indicating when it is safe and unsafe to insert a memory cartridge into or remove a memory cartridge from a memory cartridge receiving device
US6907314B2 (en) Inventory control device
JPH0944446A (ja) 入出力バス
JP2002007003A (ja) 外部処理装置および該装置の制御方法
JPH0748296B2 (ja) 磁気ディスク装置
JP2630121B2 (ja) ハードディスク挿拔方式
JPH10333794A (ja) 入出力装置の活線挿抜方法、ならびに同方法を実現する入出力装置の実装構造、及び入出力サブシステム
JPH05266573A (ja) ディスク装置
JPH05314631A (ja) 磁気ディスクドライブ装置ユニットの電源切断接続装置
KR20010015174A (ko) 기록/재생장치, 기록매체 어댑터장치 및 기록/재생방법
CN117746928A (zh) 盘装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060725

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee