KR960010058B1 - 테이퍼진 금속전극 형성방법 - Google Patents
테이퍼진 금속전극 형성방법 Download PDFInfo
- Publication number
- KR960010058B1 KR960010058B1 KR1019920026218A KR920026218A KR960010058B1 KR 960010058 B1 KR960010058 B1 KR 960010058B1 KR 1019920026218 A KR1019920026218 A KR 1019920026218A KR 920026218 A KR920026218 A KR 920026218A KR 960010058 B1 KR960010058 B1 KR 960010058B1
- Authority
- KR
- South Korea
- Prior art keywords
- metal
- film
- metal electrode
- forming
- oxide film
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 46
- 239000002184 metal Substances 0.000 title claims abstract description 46
- 238000000034 method Methods 0.000 title claims abstract description 17
- 238000001039 wet etching Methods 0.000 claims abstract description 11
- 229910052804 chromium Inorganic materials 0.000 claims abstract description 5
- 238000004380 ashing Methods 0.000 claims abstract description 4
- 229910000838 Al alloy Inorganic materials 0.000 claims abstract description 3
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 3
- 238000000151 deposition Methods 0.000 claims abstract 2
- 229910052715 tantalum Inorganic materials 0.000 claims description 2
- 238000005530 etching Methods 0.000 abstract description 6
- 229910001362 Ta alloys Inorganic materials 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Weting (AREA)
Abstract
요약없음
Description
제1도는 일반적인 습식식각에 의한 금속패턴 공정단면도.
제2도는 종래의 제1금속 전극형성 단면도.
제3도는 종래의 제2금속전극 형성 단면도.
제4도는 종래의 TFT-LCD 평면도 및 단면도.
제5도는 본 발명의 금속전극 형성공정 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 기판2 : 금속
3 : 감광막7 : 산화막
본 발명은 반도체 소자 제조방법에 관한 것으로 특히 금속전극의 테이퍼에치에 의한 금속전극 형성방법에 관한 것이다.
종래의 금속전극 패턴형성 방법을 첨부된 도면을 참조하여 설명하면 다음과 같다. 제1도는 일반적인 습식식각에 의한 금속패턴 공정단면도로써, 가장 이상적인 습식식각에 의한 금속패턴 방법은 제1도(a)와 같이 유리기판(1)위에 금속(2)을 증착하고 감광막(3) 마스크를 사용하여 제1도(b)와 같이 습식식각하면 수직 및 수평방향으로 금속(2)이 식각되어 제1도(c)와 같이 수직방향의 식각속도와 수평방향의 식각속도가 같아서 45°의 슬로프(Slope) 각을 이루어 금속(2) 패턴이 형성된다.
따라서, 제1도와 같은 방법으로 금속패턴을 형성하는 것이 이상적이나 실제 에치후의 형상은 제2도 및 제3도와 같은 종래의 금속패턴 형성단면도를 나타낸다.
금속패턴후의 임계치수(Critical dimension)는 매우 중요하며 이 임계치수는 금속과 감광막의 접착력이 중요하므로 접착력을 잘 조정해야 하는데 금속(2)막과 감광막의 접착력, 베이킹(Baking) 온도, 습식식각시간, 습식식각 방법등에 따른 변수가 많아서 실제로는 제2도와 같이 슬로프의 각이 거의 90°에 가깝도록 높게 형성되거나, 금속(2)과 감광막(3)의 접착력이 강할 경우에는 제3도와 같이 낮은 슬로프각을 유지하면서도 끝부분이 역 테이퍼(taper)를 이루게 된다.
따라서, 이와 같은 습식식각 공정의 변수(재현성) 때문에 일정한 형상의 식각단면을 얻기가 어렵고, 상기한 바와 같이 충분히 테이퍼 각을 얻기가 어려워 제4도와 같이 게이트전극(4)위에 절연막(5)을 형성하고 그위에 화소전극(6)을 형성하면 미세한 클랙(Crack)이 발생되고 갈바닉효과(Galvanic effect) 등에 의해 A부분과 같이 화소전극(6)이 단선되거나 패턴불량 및 반도체 소자의 불량원인이 된다.
여기서, 제4도(a)는 종래의 화소전극 평면도이고 (b)는 제4도(a)의 x-x' 선상의 단면도이다.
본 발명은 이와 같은 문제점을 해결하기 위하여 안출된 것으로써, 원만한 슬로프각을 갖는 테이퍼진 금속라인 패터닝 방법을 제공하는데 그 목적이 있다.
이와 같은 목적을 달성하기 위한 본 발명은 금속막위에 산소(O2) 애싱(ashing), UV/O3처리등으로 얇은 산화막을 형성하고 이 산화막이 금속막보다 에칭속도가 빠름을 이용하여 테이퍼 에칭한 것이다.
상기의 본 발명은 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.
제5도는 본 발명의 금속전극 형성공정 단면도로써, 제5도(a)과 같이 유리기판(1)위에 Cr, Ta, Al, Al합금등의 금속(2)을 증착하고 금속막(2) 막 표면을 UV/O3, O2애싱등으로 제5도(b)와 같이 금속(2) 막 표면에 수십Å 이하의 얇은 산화막(7)을 형성한다. 제5도(c)와 같이 산화막(7)위에 감광막(3)을 증착하고 금속전극 패턴 마스크를 사용하여 노광 및 현상으로 감광막(3) 패턴을 형성한다.
제5도(d) 내지 (g)와 같이 상기 산화막과 함께 금속막을 습식식각을 실시하면 금속(2)막보다 산화막(7)이 더빨리 식각된다.
그리고 제5도(h)와 같이 감광막(3)을 제거하면 원만한 슬로프각을 갖는 테이퍼진 금속전극이 패터닝 된다.
이와 같은 본 발명의 실시예로 금속을 크롬(cr)를 사용하여 실험한 결과를 설명하면, 크롬을 1500Å 정도 증착하고, 90W에서 120초간 UV/O3처리하여 산화막을 성장한뒤 습식식각하면 22초가 걸리는 반면, 산화막을 형성하지 않고 금속을 식각하면 29초가 걸렸다.
이상에서 설명한 바와 같이 본 발명의 테이퍼진 금속전극 형성 방법에 있어서는 금속전극의 단차를 제거함으로써, 이후 공정에서 단선과 리크(leak)를 방지하고 패턴불량을 방지하는 효과가 있다.
Claims (3)
- 금속(2)막을 증착하고 금속(2)막 표면에 열산화막(7)을 형성하는 공정과, 열산화막(7)위에 감광막(3) 마스크 패턴을 형성하는 공정과, 상기 열산화막 및 금속(2)막을 습식식각하는 공정을 포함함을 특징으로 하는 테이퍼진 금속전극 형성방법.
- 제1항에 있어서, 금속(2)은 Cr, Al, Ta 및, Al 합금중 하나를 선택하여 형성함을 특징으로 하는 테이퍼진 금속전극 형성방법.
- 제1항에 있어서, 금속(2)막 표면의 열산화막(7) 형성은 O2애싱법이나 UV/O3법으로 함을 특징으로 하는 테이퍼진 금속전극 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920026218A KR960010058B1 (ko) | 1992-12-29 | 1992-12-29 | 테이퍼진 금속전극 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920026218A KR960010058B1 (ko) | 1992-12-29 | 1992-12-29 | 테이퍼진 금속전극 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940016495A KR940016495A (ko) | 1994-07-23 |
| KR960010058B1 true KR960010058B1 (ko) | 1996-07-25 |
Family
ID=19347368
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920026218A KR960010058B1 (ko) | 1992-12-29 | 1992-12-29 | 테이퍼진 금속전극 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960010058B1 (ko) |
-
1992
- 1992-12-29 KR KR1019920026218A patent/KR960010058B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR940016495A (ko) | 1994-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100338011B1 (ko) | 액정 표시 장치용 기판의 제조 방법 | |
| US6001539A (en) | Method for manufacturing liquid crystal display | |
| US4202914A (en) | Method of depositing thin films of small dimensions utilizing silicon nitride lift-off mask | |
| JPH04338677A (ja) | 半導体装置の金属電極形成方法 | |
| US6391499B1 (en) | Light exposure mask and method of manufacturing the same | |
| GB2312073A (en) | Method for manufacturing a liquid crystal display | |
| KR960010058B1 (ko) | 테이퍼진 금속전극 형성방법 | |
| JP2002151381A (ja) | パターン形成方法 | |
| JPH02186641A (ja) | 薄膜電界効果型トランジスタ素子の製造方法 | |
| KR100705616B1 (ko) | 박막트랜지스터 액정표시장치의 제조방법 | |
| KR100507279B1 (ko) | 액정표시장치의 제조방법 | |
| KR100471769B1 (ko) | 테이퍼식각방법및액정표시장치용표시판의제조방법 | |
| KR20020057019A (ko) | 박막 트랜지스터 액정표시장치 제조방법 | |
| KR0140647B1 (ko) | 위상반전마스크의 제조방법 | |
| KR0172735B1 (ko) | 노광용 정렬 키 제조방법 | |
| JPH03104127A (ja) | 微細パターンの形成方法 | |
| KR970006253B1 (ko) | 액정표시소자의 박막트랜지스터 제조방법 | |
| KR100519314B1 (ko) | 반도체 웨이퍼 식각방법 | |
| KR100241467B1 (ko) | 박막 트랜지스터의 제조방법 | |
| KR960013140B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100333370B1 (ko) | 반도체 소자의 제조 방법 | |
| KR960006435B1 (ko) | 반도체 소자의 금속배선 형성 방법 | |
| JPH08203926A (ja) | 半導体装置の製造方法 | |
| JPH10256229A (ja) | 半導体装置の製造方法 | |
| KR0144140B1 (ko) | 금속배선방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070702 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |