KR960009973B1 - 피엘엘(pll) 회로 - Google Patents

피엘엘(pll) 회로 Download PDF

Info

Publication number
KR960009973B1
KR960009973B1 KR1019940006843A KR19940006843A KR960009973B1 KR 960009973 B1 KR960009973 B1 KR 960009973B1 KR 1019940006843 A KR1019940006843 A KR 1019940006843A KR 19940006843 A KR19940006843 A KR 19940006843A KR 960009973 B1 KR960009973 B1 KR 960009973B1
Authority
KR
South Korea
Prior art keywords
lock
output
nand gate
signal
counter
Prior art date
Application number
KR1019940006843A
Other languages
English (en)
Other versions
KR950028318A (ko
Inventor
방대성
Original Assignee
금성일렉트론 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론 주식회사, 문정환 filed Critical 금성일렉트론 주식회사
Priority to KR1019940006843A priority Critical patent/KR960009973B1/ko
Priority to US08/362,314 priority patent/US5606290A/en
Priority to JP7022160A priority patent/JP2794165B2/ja
Publication of KR950028318A publication Critical patent/KR950028318A/ko
Application granted granted Critical
Publication of KR960009973B1 publication Critical patent/KR960009973B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/18—Temporarily disabling, deactivating or stopping the frequency counter or divider
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S331/00—Oscillators
    • Y10S331/02—Phase locked loop having lock indicating or detecting means

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

요약없음.

Description

피엘엘(PLL) 회로
제1도는 종래의 기술에 의한 피엘엘 회로의 구성도.
제2도는 본 발명에 의한 피엘엘 회로의 회로도.
제3도는 제2도의 잠금유지회로의 회로도.
* 도면의 주요부분에 대한 부호의 설명
1 : 래퍼런스 카운터2 : 프로그래머블 카운터
3 : 위상 검출기4 : 잠금 검출기
5 : 전압 펌프7 : 잠금인에이블기
8 : 채널 선택기9 : 잠금유지회로
12 : 리프레쉬 클럭 발생기13 : 낸드 게이트
14,16 : 반전기15,17 : 엔모스 트랜지스터
본 발명은 피엘엘(PLL : Phase Locked Loop) 회로에 관한 것으로, 특히 잠금유지회로(locking holder)를 사용한 피엘엘 회로에 관한 것이다.
종래의 피엘엘 회로는 제1도에 도시한 바와 같이, 레퍼런스 신호가 인가되는 레퍼런스 카운터(reference counter) (1)와, 전압발진제어신호(VCO : Voltage Controlled Oscillator)가 인가되는 프로그래머블 카운터(programmable counter)(2)와, 상기 레퍼런스 카운터(1) 및 프로그래머블 카운터(2)의 출력신호를 인가받아 두 신호의 위상 주파수를 검출하는 위상검출기(3)와, 상기 레퍼런스 카운터(1) 및 프로그래머블 카운터(2)의 출력신호의 위상과 주파수가 동일하면 상기 위상검출기(3)로부터 잠금신호를 받아들이고, 상기 위상검출기(3)로부터의 변동사항이 없으면 잠금신호를 외부로 출력하는 잠금 검출기(4)로 구성되며, 동작은 다음과 같다.
먼저 위상 검출기(3)는 입력레퍼런스 신호(Ref)와 전압발진제어신호(VCO)가 위상과 주파수가 같게 되면 두개의 출력을 가지게 되며, 그 중 하나는 외부로 출력하고 다른 하나는 잠금 검출기(4)에 인가하여 잠금신호의 위상과 주파수가 같아졌음을 외부로 알린다.
이것을 여러개의 플립플롭(flipOflp)으로 구성되어 있는 상기 잠금 검출기(4)에서 상기 위상검출기(3)의 잠금신호를 받아들이는 시간부터 잠시 지연시간을 가진 후 그 동안 잠금신호에 변동이 없으면 이들 이부로 출력하므로써 이루어진다.
그러나 상기와 같은 종래의 방법은 단순히 잠금을 알려주는 기능만을 수행하며, 잡음이 발생하면 잠금이 풀어지며, 또한 잠금상태를 유지하기 위해서는 피엘엘의 루프인 위상검출기와 루프필터 및 전압발진제어신호부가 많은 전류를 소모하게 되는 문제점이 있다.
따라서 본 발명의 목적은 상기와 같은 문제점을 해결하기 위하여 잠금유지회로를 설치하여 안정적으로 잠금 상태를 유지할 수 있으며, 전류소모를 감소시킬 수 있는 피엘엘 회로를 제공하는 것이다.
상기 목적을 달성하기 위한 본 발명의 피엘엘 회로는 레퍼런스 카운터와 프로그래머블 카운터의 출력을 입력으로 하는 위상검출기와, 상기 위상검출기의 출력을 입력으로 하는 잠금 인에이블부와, 상기 잠금 인에이블부의 출력을 입력으로 하는 전압펌프와, 상기 위상검출기의 출력을 입력으로 하는 잠금 검출기와, 상기 잠금검출기와 채널 선택기의 출력을 입력으로 하는 잠금유지회로와, 상기 잠금유지회로와 리프레쉬 클럭 발생기의 신호를 입력으로 하여 두개의 반전기를 통해 상기 두 신호의 낸드 조합된 결과를 레퍼런스 카운터와 프로그래머블 카운터에 각각 출력시키는 낸드 게이트와, 상기 하나의 반전기와 레퍼런스 카운터 사이에 연결된 엔모스 트랜지스터와, 상기 다른 반전기와 프로그래머블 카운터 사이에 연결된 엔모스 트랜지스터와, 상기 레퍼런스 카운터의 또다른 출력을 입력으로하여 리프레쉬 클럭을 발생하는 리프레쉬 클럭 발생기를 포함하여 구성된 것을 특징으로 한다.
이하 첨부도면을 참조하여 본 발명을 좀 더 상세하게 설명하고자 한다.
본 발명의 피엘엘 회로는 제2도에 도시한 바와 같이, 레퍼런스 신호가 인가되는 레퍼런스 카운터(1)와 전압 발진신호가 인가되는 프로그래머블 카운터(2)와, 상기 레퍼런스 카운터(1) 및 프로그래머블 카운터(2)의 출력을 입력으로 하여 두 신호의 위상 및 주파수를 검출하는 위상검출기(3)와, 상기 위상검출기(3)의 출력을 입력으로 하는 잠금 인에이블부(7)와, 상기 잠금 인에이블부의 출력을 입력으로 하는 전압펌프와, 상기 레퍼런스 카운터(1) 및 프로그래머블 카운터(2)의 출력신호의 위상과 주파수가 동일하면 상기 위상 검출기(3)로부터 잠금신호를 입력받는 잠금 검출기(4)와, 상기 잠금검출기(4)와 채널 선택기(8)의 출력을 입력으로 하여 잠금상태를 유지하는 잠금유지회로(9)와, 상기 잠금유지회로(9)와 리프레쉬 클럭을 입력으로하여 두개의 반전기(14,16)를 통해 상기 두 신호의 낸드 조합된 결과를 레퍼런스 카운터(1)와 프로그래머블 카운터(2)에 각각 출력시키는 낸드 게이트(13)와, 상기 하나의 반전기(14)와 레퍼런스 카운터(1) 사이에 연결된 엔모스 트랜지스터(15)와, 상기 다른 반전기(16)와 프로그래머블 카운터(2) 사이에 연결된 엔모스 트랜지스터(17)와, 상기 레퍼런스 카운터(1)의 또다른 출력을 입력으로 하여 리프레쉬 클럭을 발생하는 리프레쉬 클럭 발생기(12)로 구성되며, 이 리프레쉬 클럭 발생기(12)는 상기 잠금 인에이블기(7)가 온 된 상태가 계속 유지될 때 외부의 루프 필터에 누설전류가 발생하여 잠금이 풀리는 것을 막기 위해 일정한 시간 간격으로 상기 잠금 인에이블기(7)를 오프시킨다.
이때 상기 전압펌프(5)는 제3도에 도시한 바와 같이 전원전압과 접지전압 사이에 직렬연결된 피모스 트랜지스터(Q3,Q4)로 구성되며, 상기 잠금 인에이블기(7)는 상기 위상검출기(3)의 2개의 출력을 각각 반전시킨 두개의 반전기(I3,I4)와, 낸드 조합된 리프레쉬 클럭발생기(12)의 신호와 잠금유지회로(9)의 출력신호의 결과가 입력되는 두개의 낸드 게이트(N2,N3)와, 상기 낸드 게이트(N3)와 피모스트랜지스터(Q4)사이에 연결된 반전기(15)로 구성되며, 상기 잠금유지회로(9)는 상기 잠금검출기(4)의 출력신호와 채널선택기(8)의 출력신호를 입력으로 하는 낸드 게이트(N4)와, 상기 낸드 게이트(N4)의 출력신호와 낸드 게이트(N6)의 출력신호를 입력으로하는 낸드 게이트(N5)와, 상기 채널선택기(8)의 출력신호와 낸드 게이트(N5)의 출력신호를 입력으로 하여 상기 낸드 게이트(N5)와 함께 래치를 구성하는 낸드 게이트(N6)로 구성되며, 상기 채널선택기(8)는 N개의 병렬 또는 직렬로 연결된 디플립플롭(DFF1~DFFn)과, 각각의 디플리플롭(DFF1~DFFn)에 연결되어 입력신호와 그 출력신호를 입력으로 하는 배타 논리합 게이트(EOR1~EORn)와 상기 모든 배타 논리합 게이트(EOR1~EORn)의 출력신호를 입력으로 하는 낸드 게이트(N7)와, 상기 낸드 게이트(N7)의 신호를 반전시키기 위한 반전기(16)로 구성되며, 이러한 피엘엘 회로의 동작은 다음과 같다.
상기 레퍼런스신호와 전압발진제어신호가 서로 위상과 주파수가 같아지면 상기 위상 검출기(3)의 두 출력신호가 하이가 되어 상기 잠금 인에이블기(7)의 출력신호가 상기 전압펌프(5)로 입력되도록 하고, 상기 위상검출기(3)의 또다른 출력신호, 즉 잠금신호가 상기 잠금 검출기(4)에 입력되면, 상기 잠금검출기(4)에서는 일정시간동안 지연시간을 가진 후 상기 위상검출기(4)로부터 입력된 잠금신호에 따라 자신의 출력을 잠금류지회로(9)에 입력시킨다.
그리고 이와 동시에 잠금 조건을 변경시키기 위해 사용하는 데이타 입력신호나 상기 채널선택기(8)의 출력이 어느 한 경우에 멈추어 있는 상태면 상기 위상 검출기(3)의 출력에 따라 잠금 검출기(4)의 출력이 하이가 되고, 상기 채널 선택기(8)의 출력이 하이가 되면서 상기 잠금유지회로(9)의 출력이 로우가 되어, 상기 잠금 인에이블기(7)가 다음단의 전압펌프(5)를 고정시키게 되는데, 이 상태에서는 채널 선택기(8)의 출력이 바뀌지 않는한 레퍼런스 신호나 전압발진제어신호의 순간적 변동이나 이에따른 잠금검출기(4)의 틀어짐이 발생하여도 상기 잠금유지회로(9)에 의해서 잠금 상태를 계속 유지하게 된다.
한편, 이때 외부에서 강제적인 데이타(DO~Dn)의 입력이 바뀌면 상기 채널선택기(8)의 출력이 로우로 변하면서 상기 잠금유지회로(9)의 출력을 연속적으로 하이로 만들고 상기 잠금 인에이블기(7)를 오프시키면서 피엘엘 루프를 형성하며, 상기 레퍼런스 신호와 전압발진제어신호가 서로 위상과 주파수가 같아질때까지 잠금상태를 유지하도록 한다.
이상에서와 같이 본 발명에 의하면 잠금을 유지하는 상태에서 레퍼런스 신호나 전압발진신호와 같은 루프의 한부분을 상실하여도 외부적으로 변경 요구되지 않는한 잠금 상태를 유지할 수 있으며, 이에 따라 피엘엘의 전력을 피엘엘을 구성하는 내부의 집적회로에서는 거의 소모하지 않는 루프 시스템에 적용할 수 있는 효과가 있다.

Claims (5)

  1. 레퍼런스 신호를 입력으로 하는 레퍼런스 카운터와, 전압발진 제어신호를 입력으로 하는 프로그래머블 카운터와, 상기 레퍼런스 카운터와 프로그래머블 카운터의 출력을 입력으로 하는 위상검출기와, 상기 위상검출기의 출력을 입력으로 하는 잠금 인에이블부와, 상기 잠금 인에이블부의 출력을 입력으로 하는 전압펌프와, 상기 위상검출기의 출력을 입력으로 하는 잠금 검출기와, 상기 잠금 검출기와 채널 선태기의 출력을 입력으로 하는 잠금유지회로와, 상기 잠금유지회로와 리프레쉬 클럭 발생기의 신호를 입력으로 하여 두개의 반전기를 통해 상기 두 신호의 낸드 조합된 결과를 레퍼런스 카운터와 프로그래머블 카운터에 각각 출력시키는 낸드 게이트와, 상기 하나의 반전기와 레퍼런스 카운터 사이에 연결된 엔모스 트랜지스터와, 상기 다른 반전기와 프로그래머블 카운터 사이에 연결된 엔모스 트랜지스터와, 상기 레퍼런스 카운터의 또다른 출력을 입력으로 하여 리프레쉬 클럭을 발생하는 리프레쉬 클럭 발생기를 포함하여 구성된 것을 특징으로 하는 피엘엘 회로.
  2. 제1항에 있어서, 상기 전압펌프는 전원전압과 접지전압 사이에 직렬연결되며, 상기 잠금인에이블기(7)의 출력을 입력으로 하는 두개의 피모스 트랜지스터(Q3,Q4)를 포함하여 구성된 것을 특징으로 하는 피엘엘 회로.
  3. 제1항에 있어서, 상기 잠금 인에이블기는 상기 위상검출기의 출력을 각각 반전시키기 위한 반전기(I3,I4)와, 낸드 조합된 리프레쉬 클럭발생기의 신호와 잠금유지회로(9)의 출력신호를 입력으로하는 낸드 게이트(N2,N3)와, 상기 낸드 게이트(N3)와 피모스 트랜지스터(Q4) 사이에 연결된 반전기(I5)를 포함하여 구성된 것을 특징으로 하는 피엘엘 회로.
  4. 제1항에 있어서, 상기 잠금 유지회로는 상기 잠금검출기의 출력신호와 채널선택기의 출력신호를 입력으로 하는 낸드 게이트(N4)와, 상기 낸드 게이트(N4)의 출력신호와 낸드 게이트(N6)의 출력신호를 입력으로 하는 낸드 게이트(N5)와, 상기 채널선택기의 출력신호와 낸드 게이트(N5)의 출력신호를 입력으로 하는 낸드 게이트(N6)를 포함하여 구성된 것을 특징으로 하는 피엘엘 회로.
  5. 제1항에 있어서, 상기 채널선택기는 N개의 직렬로 연결된 디플립플롭(DFF1~DFFn)과, 각각의 디플립플롭(DFF1~DFFn)에 연결되어 입력신호와 그 출력신호를 입력으로 하는 배타 논리합 게이트(EOR1~EORn)와, 상기 모든 배타 논리합 게이트(EOR1~EORn)의 출력신호를 입력으로 하는 낸드 게이트(N7)와, 상기 낸드 게이트(N7)의 신호를 반전시키기 위한 반전기(I6)를 포함하여 구성된 것을 특징으로 하는 피엘엘 회로.
KR1019940006843A 1994-03-31 1994-03-31 피엘엘(pll) 회로 KR960009973B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019940006843A KR960009973B1 (ko) 1994-03-31 1994-03-31 피엘엘(pll) 회로
US08/362,314 US5606290A (en) 1994-03-31 1994-12-22 Phase locked loop circuit having lock holder
JP7022160A JP2794165B2 (ja) 1994-03-31 1995-02-10 ロック維持回路を有するｐｌｌ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940006843A KR960009973B1 (ko) 1994-03-31 1994-03-31 피엘엘(pll) 회로

Publications (2)

Publication Number Publication Date
KR950028318A KR950028318A (ko) 1995-10-18
KR960009973B1 true KR960009973B1 (ko) 1996-07-25

Family

ID=19380258

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940006843A KR960009973B1 (ko) 1994-03-31 1994-03-31 피엘엘(pll) 회로

Country Status (3)

Country Link
US (1) US5606290A (ko)
JP (1) JP2794165B2 (ko)
KR (1) KR960009973B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5790601A (en) * 1995-02-21 1998-08-04 Hughes Electronics Low cost very small aperture satellite terminal
US5774788A (en) * 1995-03-17 1998-06-30 Hughes Electronics Remote ground terminal having an outdoor unit with a frequency-multiplier
DE19736464A1 (de) * 1997-08-21 1999-03-04 Siemens Ag Verfahren und Vorrichtung zum Einstellen der Schwingfrequenz eines Oszillators
US6799242B1 (en) * 1999-03-05 2004-09-28 Sanyo Electric Co., Ltd. Optical disc player with sleep mode
US6513127B1 (en) * 1999-09-24 2003-01-28 Cypress Semiconductor Corp. Frequency difference detector with programmable channel selection
US8456193B2 (en) * 2010-09-17 2013-06-04 Qualcomm Incorporated Integrated circuit leakage power reduction using enhanced gated-Q scan techniques

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5015971A (en) * 1989-12-22 1991-05-14 Hughes Aircraft Company Frequency agile microwave signal generator
US5256989A (en) * 1991-05-03 1993-10-26 Motorola, Inc. Lock detection for a phase lock loop
US5126690A (en) * 1991-08-08 1992-06-30 International Business Machines Corporation Phase locked loop lock detector including loss of lock and gain of lock detectors
US5304953A (en) * 1993-06-01 1994-04-19 Motorola, Inc. Lock recovery circuit for a phase locked loop

Also Published As

Publication number Publication date
KR950028318A (ko) 1995-10-18
US5606290A (en) 1997-02-25
JP2794165B2 (ja) 1998-09-03
JPH07283732A (ja) 1995-10-27

Similar Documents

Publication Publication Date Title
US5498988A (en) Low power flip-flop circuit and method thereof
EP0601780B1 (en) A digital programmable frequency generator
KR940005934B1 (ko) 위상차 검출회로
US5428317A (en) Phase locked loop with low power feedback path and method of operation
US6295328B1 (en) Frequency multiplier using delayed lock loop (DLL)
KR100326956B1 (ko) 리크전류를 감소시키는 스위칭회로들을 구비한 차지펌프회로
CA2159762C (en) Duty cycled control implemented within a frequency synthesizer
KR950013047A (ko) 위상 동기 회로
US6496554B1 (en) Phase lock detection circuit for phase-locked loop circuit
KR19990007168A (ko) 노이즈 방지회로를 포함하는 오실레이터 회로
US6094105A (en) Oscillator with digital frequency control
JP2005198339A (ja) 位相ロック・ループにおけるプログラム可能周波数分周器
US20060103478A1 (en) Ultra high frequency ring oscillator with voltage controlled frequency capabilities
KR960009973B1 (ko) 피엘엘(pll) 회로
US5710527A (en) Complementary voltage to current conversion for voltage controlled oscillator
US6570423B1 (en) Programmable current source adjustment of leakage current for phase locked loop
US20070040621A1 (en) Voltage controlled oscillator using dual gated asymmetrical FET devices
KR100800143B1 (ko) 위상 고정 루프 및 위상 고정 방법
US20040263264A1 (en) Startup circuit and method for oscillator circuitry
KR100301241B1 (ko) 위상동기루프
KR100336760B1 (ko) 위상 주파수 검출기
KR0182957B1 (ko) 전압 제어 발진기
JPH10173520A (ja) Ｐｌｌ回路
KR20060072459A (ko) 주파수에 따라 부하 캐패시터가 가변되는 위상 고정 루프장치
KR0140437B1 (ko) 피엘엘 방식의 주파수 합성기

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120626

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20130620

Year of fee payment: 18

EXPY Expiration of term