KR960009954B1 - 퓨즈를 이용한 고전압 발생회로 - Google Patents

퓨즈를 이용한 고전압 발생회로 Download PDF

Info

Publication number
KR960009954B1
KR960009954B1 KR1019940001681A KR19940001681A KR960009954B1 KR 960009954 B1 KR960009954 B1 KR 960009954B1 KR 1019940001681 A KR1019940001681 A KR 1019940001681A KR 19940001681 A KR19940001681 A KR 19940001681A KR 960009954 B1 KR960009954 B1 KR 960009954B1
Authority
KR
South Korea
Prior art keywords
high voltage
output
circuit
voltage
node
Prior art date
Application number
KR1019940001681A
Other languages
English (en)
Other versions
KR950024215A (ko
Inventor
권규완
박주원
Original Assignee
현대전자산업 주식회사
김주용
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대전자산업 주식회사, 김주용 filed Critical 현대전자산업 주식회사
Priority to KR1019940001681A priority Critical patent/KR960009954B1/ko
Publication of KR950024215A publication Critical patent/KR950024215A/ko
Application granted granted Critical
Publication of KR960009954B1 publication Critical patent/KR960009954B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

요약없음

Description

퓨즈를 이용한 고전압 발생회로
제1도는 종래의 고전압 발생회로를 도시한 블럭도.
제2도는 본 발명의 고전압 발생회로를 도시한 블럭도.
제3도는 본 발명에 의한 전압 분배기의 실시예를 도시한 회로도.
제4도는 본 발명에 의한 클럭 제어회로의 실시예를 도시한 회로도.
* 도면의 주요부분에 대한 부호의 설명
11, 11' : 전하 펌핑회로12, 12' : 전압 분배기
13 : 비교기14, 14' : 클럭 발생기
21 : 패드22 : 고전압 감지기
23 : 클럭 제어회로
본 발명은 반도체 소자의 고전압 발생회로(high voltage generator)에 관한 것으로 특히, 다수 개의 출력 전위를 갖는 전압 분배기와 고저항 퓨즈를 포함하고 있는 클럭 제어회로를 사용하여 퓨즈를 필요에 따라 적절히 끊어줌으로써, 소자 내부에서 발생되는 고전압(Vpump)의 전위를 적절하게 조정하도록 하는 고전압 발생회로에 관한 것이다.
본 발명은 고전압을 사용하는 모든 반도체 메모리 소자에 적용될 수 있다.
반도체 소자의 내부회로 예를 들어, 디램 소자의 워드라인(word line)이나 NMOS형 트랜지스터로 구성된 구동단을 갖는 데이타 출력버퍼 등을 구동하기 위해서는 전원전압 보다 더 높은 전위인 고전압을 필요로 하며, 본 발명은 상기 고전압을 출력하기 위한 고전압 발생회로에 관한 것이다. 제1도의 종래의 고전압 발생회로를 도시한 것으로, 전하를 펌핑하여 고전압 출력(Vpump)를 출력하는 전하 펌핑회로(11)와, 상기 출력(Vpump)을 전압 강하시키는 전압 분배기(voltage divider)(12)와, 상기 전압 분배기(12)의 출력(Vd)과 기준전압(Vref)을 비교하여 신호(CLKT)를 출력하는 비교기(13)와, 상기 비교기(13)에서 출력된 신호(CLKT)에 의해 제어되어 전하 펌핑회로(11)의 동작을 제어하는 신호(øCLK)를 출력하는 클럭 발생기(14)로 구성되어 있다.
그 동작은, 많은 전하를 펌핑하는 전하 펌핑회로(11)에 의해 출력(Vpump)의 전위가 높아져서 전압 분배기(12)의 출력(Vd)가 기준전압(Vref)보다 높아지면 비교기(13)의 출력(CLKT)이 클럭 발생기(14)를 제어하여 전하 펌핑회로(11)가 더 이상 전하는 펌핑하지 못하도록 하는 신호(øCLK)를 출력함으로써 일정 레벨 이상으로 높아진 고전압 출력(Vpump)이 낮아지고, 전하 펌핑회로(11)로부터 펌핑된 전하가 없는 상태에서 고전압 출력단의 전하가 방전되어 고전압 출력(Vpump)의 전위가 일정 레벨 이하로 떨어지면 전압 분배기(12)의 출력(Vd)가 기준전압(Vref) 이하로 떨어져서 비교기(13)의 출력(CLKT)이 클럭 발생기(14)를 동작시키는 신호(øCLK)를 출력함으로써 전하 펌핑회로(11)가 다시 전하를 펌핑하여 낮아진 고전압 출력단(Vpump)의 전위가 높아지게 된다.
상기에서 설명한 일련의 동작이 반복됨으로써 고전압 출력단(Vpump)에 일정한 레벨의 전위가 유지되는 것이다.
그러나, 상기 제1도에 도시된 종래의 고전압 발생회로는 트랜지스터의 문턱전압(threshold voltage)을 이용한 전압 분배기(12)를 사용하는데, 트랜지스터의 문턱전압은 씨모드(CMOS) 제조공정에 따라 민감하게 바뀌므로 고전압 발생회로의 출력단(Vpump)의 전위가 불안정하고, 특히, 직렬로 연결된 트랜지스터를 많이 사용할 경우에는 그 영향이 더욱 커져서 펌핑된 전압을 일정한 레벨로 조정하기가 어려운 문제가 있다.
그러므로, 본 발명에서는 다수 개의 출력 전위를 갖는 전압 분배기와 고저항 퓨즈를 포함하고 있는 클럭 제어회로를 사용하여 퓨즈를 필요에 따라 적적히 끊어줌으로써, 고전압 출력을 원하는 전위로 조절하는데에 그 목적이 있다.
상기 목적을 달성하기 위하여, 본 발명은 제2도에 도시된 바와 같이 테스트에 이용할 하나의 패드(21)와, 상기 패드(21)로 인가된 높은 전압을 입력으로 하여 하이 상태로 인에이블되는 출력(TCLKEN)을 발생시키는 고전압 감지기(22)와, 하이 상태인 신호(TCLKEN)에 의해 인에이블되어 초기 동작을 시작하는 클럭 발생기(14')와, 상기 클럭 발생기(14')의 출력(øCLK, /øCLK)에 의해 동작이 제어되어 출력단(Vpump)에 전하는 펌핑하는 전하 펌핑회로(11')와, 상기 전하 펌핑회로(11')의 출력(Vpump)을 다단계로 강하시켜 출력하는 전압 분배기(12')와, 상기 전압 분배기(12')에서 출력(A[1 : 7])을 입력으로 하며 입력된 신호의 전위에 따라 클럭 발생기(14')를 적절히 제어하는 클럭 제어회로(23)로 구성된 고전압 발생회로를 사용한다.
제3도는 본 발명에 고전압 발생회로에 포함된 전압 분배기의 실시예를 도시한 회로도이고, 제4도는 본 발명에 의한 클럭 제어회로의 실시예를 도시한 회로도이다.
제3도의 전압 분배기(12')는 상기 전하 펌핑회로(11')의 출력(Vpump)을 입력으로 해서 각각의 트랜지스터(M1~M11)의 문턱전압(Vt) 만큼의 전압으로 분배된 전위를 출력 노드(A1~A7)로 출력하여 제4도의 클럭 제어회로(23)의 입력으로 사용한다. 제4도는 고저항을 갖는 퓨즈(f1~f7)을 포함하고 있는데, 퓨즈를 끊지 않고 그대로 두면 노드(X1~X7)은 모두 하이 상태를 갖고, 퓨즈(f1)을 끊으면 노드(X1)은 로우 상태, 퓨즈(f2)를 끊으면 노드(X2)는 로우 상태, …, 퓨즈(f7)을 끊으면 노드(X7)은 로우 상태를 가지게 되어 입력노드(A1~A7)의 상태에 따라 노아 게이트(NOR1~NOR7)의 출력인 노드(Z1~Z7)의 상태가 결정되며 노드(Z1~Z7)의 결과를 조합하여 출력신호(/CLKEN)를 발생시킨다.
상기 출력신호(/CLKEN)는 노드(Z1~Z7) 중 하나라도 하이 상태로 출력되면 하이 상태가 되어 클럭 발생기(14')를 디스에이블시킨다.
상기 클럭 제어회로(23)의 논리 게이트(IV1~IV7)은 로직 문턱전압이 VX인 반전 게이트로서, 반전 게이트의 특성은 입력노드(A1~A7)의 전위가 상기 반전 게이트(IV1~IV7)의 로직 문턱전압(VX) 보다 높으면 출력노드(Y1~Y7)에 로우 상태를 출력하고, 반대로 입력노드(A1~A7)의 전위가 상기 반전 게이트(IV1~IV7)의 로직 문턱전압(VX) 보다 낮으면 출력노드(Y1~Y7)에 하이 상태를 출력한다.
상기 본 발명의 고전압 발생회로의 동작을 설명하기 전에 먼저 전압 분배기(12')를 구성하는 트랜지스터(M1~M11)의 문턱전압을 1V라 하고, 클럭 제어회로(23)를 구성하는 반전 게이트(IV1~IV7)의 로직 문턱전압을 2V라고 가정한다.
먼저, 클럭 제어회로(23)의 퓨즈(f1)을 끊고 패드(21)에 높은 전압을 인가하여 클럭 발생기(14')를 초기 동작시킴으로써 테스트 모드를 수행하면, 전압 감지기(22)의 출력(TCLKEN)은 하이 상태로 전이하여 클럭 발생기(14')와 전하 펌핑회로(11')를 동작시키므로 출력(Vpump)의 전위는 높아진다.
이때, 제3도에 도시된 전압 분배기(12')의 출력노드(A1)의 전위는 상기 출력(Vpump)의 전위에서 11개의 트랜지스터의 문턱전압을 뺀 것으로, 클럭 제어회로(23)의 반전 게이트(IV1~IV7)의 로직 문턱전압이 2V 이므로 상기 노드(A1)의 전위가 2V 이상일 때에 제4도의 반전 게이트(IV1)의 출력(Y1)이 하이 상태에서 로우 상태로 전이하고, 끊어진 퓨즈(f1)에 의해 노드(X1)이 로우 상태를 유지하고 있으므로 노아 게이트(NOR1)의 출력(Z1)은 하이 상태가 되어 출력(/CLKEN)을 하이 상태로 변화시킨다.
하이 상태를 갖는 출력(/CLKEN)은 클럭 발생기(14')를 디스에이블시키고 이에 따라 전하 펌핑회로(11')도 디스에이블되어 출력단(Vpump)이 더 이상 전하를 펌핑하지 않게 되지, 출력단(Vpump)의 전위가 다시 낮아지면 노드(A1)의 전위가 2V 이하가 되어 로우 상태의 클럭 발생기 제어신호(/CLKEN)를 출력하므로 다시 클럭 발생기(14')와 전하 펌핑회로(11')가 동작하여 출력단(Vpump)의 전위를 높이게 된다.
상기에서와 같이 노드(A1)의 전위가 2V 이상일 경우에는 출력(Vpump)의 전위는 13V 이상을 유지하게 된다. 즉 퓨즈(f1)을 끊게 되면 고전압(Vpump)의 전위를 13V로 유지시키게 되는 것이다.
만약에 13V 보다 낮은 전압을 원한다면 두번째 퓨즈(f2)를 끊고 패드(21)에 다시 높은 전압을 인가한다. 마찬가지로, 고전압 감지기(22)의 출력(TCLKEN)은 하이 상태가 되어 클럭 발생기(14')와 전하 펌핑회로(11')를 동작시킴으로써 출력(Vpump)의 전위는 높아진다.
이때, 제3도에 도시된 전압 분배기(12')의 출력노드(A2)의 전위는 상기 출력단(Vpump)의 전위에서 10개의 트랜지스터의 문터전압을 뺀 것으로, 클럭 제어회로(23)의 반전 게이트(IV1~IV7)의 로직 문턱전압이 상기에서 2V라고 가정했으므로 상기 노드(A2)의 전위가 2V일 때에 제4도에 도시된 반전 게이트(IV2)의 출력(Y2)이 하이 상태에서 로우 상태로 전이하고, 끊어진 퓨즈(f2)에 의해 노드(X2)가 로우 상태로 전이하므로 노아 게이트(NOR2)의 출력(Z2)은 하이 상태가 되어 출럭(/CLKEN)을 하이 상태로 변환시킨다.
하이 상태를 갖는 출력(/CLKEN)은 클럭 발생기(14')를 디스에이블시키고 이에 따라 전하 펌핑회로(11')도 디스에이블되어 출력단(Vpump)에 더 이상 전하를 펌핑하지 않게 되고, 출력단(Vpump)의 전위가 다시 낮아지면 노드(A2)의 전위가 2V 이하가 되어 로우 상태의 클럭 발생기 제어신호(/CLKEN)를 출력하므로 다시 클럭 발생기(14')와 전하 펌핑회로(11')가 동작하여 출력단(Vpump)의 전위를 높이게 된다.
상기에서와 같이 노드(A2)의 전위가 2V 이상이 될 경우에는 출력(Vpump)의 전위는 12V 이상을 유지하게 된다. 즉, 퓨즈(f2)까지는 끊게 되면 고전압(Vpump)의 전위를 12V로 유지시키게 되는 것이다.
마찬가지 방법으로 출력단(Vpump)의 전위를 더 낮추고자 하면 퓨즈(f3~f7)을 순차적으로 끊어주면 된다.
즉, 퓨즈(f1 내지 f7)을 차례로 끊어갈 수록 펌핑된 출력(Vpump)의 전압이 낮아짐을 알 수 있다.
상기와 같은 결과는 전압 분배기를 구성하는 트랜지스터의 문턱전압이 1V이고 클럭 제어회로(23)를 구성하는 반전 게이트의 로직 문턱전압이 2V인 경우라고 가정한 것이고, 실제로는 씨모스 제조 공정에 따라 문턱전압이 변하기 쉬우며, 제3도에 여러단의 PMOS형 트랜지스터를 사용하므로 전체적인 문턱전압의 변화에 의한 노드(A1~A7)의 전위는 큰 폭으로 변화할 수 있다.
그러나, 본 발명의 고전압 발생회로를 사용하에 되면 다른 내부회로가 동작하지 않는 상태인 테스트 모드에서 클럭 제어회로에 포함된 퓨즈를 이용하여 출력단(Vpump)의 전위를 적절히 조절할 수 있으므로, 씨모스 제조공정에 따른 문턱전압의 변화에 영향을 받지 않고 정확한 출력전위를 얻을 수 있는 효과가 있다.

Claims (3)

  1. 반도체 소자의 고전압 발생회로에 있어서, 고전압 출력단위 전위를 원하는 레벨로 조정하기 위하여, 소자의 내부회로가 동작하지 않는 고전압 테스트 모드시에 소자 외부로부터 인가된 높은 전압을 입력으로 하여 인에이블 되는 고전압 감지기와, 상기 고전압 감지기의 출력에 의해 초기 동작을 시작하는 클럭 발생기와, 상기 클럭 발생기의 출력에 의해 동작이 제어되어 고전압 출력단에 전하를 펌핑하는 전하 펌핑회로와, 상기 전하 펌핑회로의 출력을 다단계로 강하시켜 출력하는 전압 분배기와, 상기 전압 분배기로부터 출력된 다단계의 전위를 갖는 신호를 입력으로 하며 고저항 퓨즈를 사용하여 고전압 출력단의 전위를 조절할 수 있도록 구현한 클럭 제어회로를 포함하는 것을 특징으로 하는 고전압 발생회로.
  2. 제1항에 있어서, 상기 전압 분배기는, 드레인과 게이트가 공통 접속되고 소오스와 벌크가 공통 접속된 다이오드 구조의 트랜지스터가 다수개 직렬 접속되어 있으며, 첫번째 트랜지스터의 소오스와 벌크가 공통 접속된 노드에 고전압 출력단이 연결되고, 각각의 드레인과 게이트가 공통 접속된 노드로 상기 고전압 출력단에서 각기 다른 레벨로 전압 강하된 하나 이상의 출력을 발생시키는 것을 특징으로 하는 고전압 발생회로.
  3. 제1항에 있어서, 상기 클럭 제어회로는, 상기 전압 분배기의 출력을 반전시키는 반전 게이트와, 제1노드와 접지전압 사이에 접속된 저항 성분과, 전원전압과 상기 제1노드 사이에 접속된 고저항 퓨즈와, 상기 제1노드와 반전 게이트의 출력인 제2노드를 입력으로 하는 노아 게이트로 구성된 회로를 상기 전안 분배기의 출력수 만큼 포함하고, 상기 전압 분배기의 출력수 만큼 구현된 회로의 각각의 출력을 조합하여 상기 클럭 발생기를 제어하는 하나의 신호로 출력하는 조합회로로 구현된 것을 특징으로 하는 고전압 발생회로.
KR1019940001681A 1994-01-31 1994-01-31 퓨즈를 이용한 고전압 발생회로 KR960009954B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940001681A KR960009954B1 (ko) 1994-01-31 1994-01-31 퓨즈를 이용한 고전압 발생회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940001681A KR960009954B1 (ko) 1994-01-31 1994-01-31 퓨즈를 이용한 고전압 발생회로

Publications (2)

Publication Number Publication Date
KR950024215A KR950024215A (ko) 1995-08-21
KR960009954B1 true KR960009954B1 (ko) 1996-07-25

Family

ID=19376474

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940001681A KR960009954B1 (ko) 1994-01-31 1994-01-31 퓨즈를 이용한 고전압 발생회로

Country Status (1)

Country Link
KR (1) KR960009954B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100269296B1 (ko) * 1997-04-22 2000-10-16 윤종용 메모리집적회로의승압전원회로및승압전원의전하량제어방법

Also Published As

Publication number Publication date
KR950024215A (ko) 1995-08-21

Similar Documents

Publication Publication Date Title
KR100231951B1 (ko) 반도체 집적회로
US6018264A (en) Pumping circuit with amplitude limited to prevent an over pumping for semiconductor device
US6922098B2 (en) Internal voltage generating circuit
US20060139985A1 (en) Non-volatile semiconductor storage device performing ROM read operation upon power-on
US4616143A (en) High voltage bootstrapping buffer circuit
US6809573B2 (en) Circuit for generating high voltage
US6104668A (en) Programmable mode register for use in synchronized memory device
KR100211758B1 (ko) 멀티 파워를 사용하는 데이터 출력버퍼
US6304120B1 (en) Buffer circuit operating with a small through current and potential detecting circuit using the same
KR100521385B1 (ko) 고전압 발생 회로 및 그것을 포함한 반도체 메모리 장치
US8248882B2 (en) Power-up signal generator for use in semiconductor device
KR100368307B1 (ko) 안티퓨즈 프로그램 회로
US5786719A (en) Mode setting circuit and mode setting apparatus used to select a particular semiconductor function
KR100721198B1 (ko) 내부전압 자동 변경이 가능한 반도체장치의내부전압발생회로
KR960009954B1 (ko) 퓨즈를 이용한 고전압 발생회로
KR100416792B1 (ko) 반도체 메모리 장치 및 이 장치의 전압 발생방법
KR100773348B1 (ko) 고전압 발생회로 및 이를 구비한 반도체 메모리 장치
KR20030027198A (ko) 반도체 메모리 장치의 파워-업 발생회로
KR100455848B1 (ko) 전압 레귤레이션 회로
JP2746117B2 (ja) 基板バイアス回路
KR950000533B1 (ko) 데이타 출력버퍼
JP7401395B2 (ja) 基準電圧生成回路
KR20090047700A (ko) 기준전압 발생회로
KR100418719B1 (ko) 플래쉬 메모리 장치의 펌핑 회로
KR100215761B1 (ko) 반도체 메모리장치의 레벨 쉬프트회로

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee