KR960009401B1 - 전류 불안정성 감쇄 기능을 갖는 집적 논리 회로 - Google Patents

전류 불안정성 감쇄 기능을 갖는 집적 논리 회로 Download PDF

Info

Publication number
KR960009401B1
KR960009401B1 KR1019880015104A KR880015104A KR960009401B1 KR 960009401 B1 KR960009401 B1 KR 960009401B1 KR 1019880015104 A KR1019880015104 A KR 1019880015104A KR 880015104 A KR880015104 A KR 880015104A KR 960009401 B1 KR960009401 B1 KR 960009401B1
Authority
KR
South Korea
Prior art keywords
power supply
transistor
circuit
supply line
voltage
Prior art date
Application number
KR1019880015104A
Other languages
English (en)
Other versions
KR890009093A (ko
Inventor
디켄 얀
Original Assignee
이반 밀러 레르너
엔.브이.필립스 글로아이람펜파브리켄
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이반 밀러 레르너, 엔.브이.필립스 글로아이람펜파브리켄 filed Critical 이반 밀러 레르너
Publication of KR890009093A publication Critical patent/KR890009093A/ko
Application granted granted Critical
Publication of KR960009401B1 publication Critical patent/KR960009401B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

내용없음

Description

전류 불안정성 감쇄 기능을 갖는 집적 논리 회로
제1도는 종래의 논리 회로의 회로도.
제2도는 본 발명의 제1실시예에 따른 논리 회로의 회로도.
제3도는 본 발명의 제2실시예에 따른 논리 회로의 회로도.
* 도면의 주요부분에 대한 부호의 설명
VL1,VL2 : 전원 공급선 L2 : 인덕턴스
S1 : 제1보조 회로 S2 : 제2보조 회로
TR : 트랜지스터 T : 추가 트랜지스터
본 발명은, 제1전원 공급선과 회로의 출력 단자 사이에 접속된 제1보조 회로 및, 제2전원 공급선과 상기 출력 단자 사이에 접속된 제2보조 회로를 구비하며, 한쪽 보조 회로의 부품들에게 악영향을 미치는 높은 전계를 제한하기 위해 상기 보조 회로중 적어도 한쪽의 보조 회로와 상기 출력 단자 사이에 추가 트랜지스터로 이루어진 전류 경로가 접속되고, 상기 추가 트랜지스터의 제어 전극은 다른쪽 보조 회로가 접속된 전원 공급선에만 접속된 구조를 갖는 집적 회로에 관한 것이다.
이러한 종류의 논리 회로는 네델란드 특허 출원 제8400523호에 공지되어 있다.
집적 회로에서 트랜지스터 및 다른 부품들의 규모가 점차 작아질수록, 공급 전압간 완전 전압차가 존재하게 되는 사이 간격도 점차 짧아져서, 결과적으로 전계 강도가 높아진다. 전원 공급 전압의 전부가 단일 트랜지스터 양단에서 나타나기 쉬운 논리 회로에서 특히 발생하는 이러한 높은 전계 강도는 예컨대 전계 효과 트랜지스터에서 소위 핫 캐리어 스트레스(hot-carrier stress)와 핫 캐리어 열화(hot-carrier degradation)효과를 발생시킨다. 이러한 높은 전계에 의해서 가속화된 고 에너지의 자유 전하 캐리어는 기판의 결정 격자와 충돌하여 다른 전하 캐리어를 방출시킴으로써, 사실상 의도하지 않던 전류를 발생시킨다. 충돌에 의해 기판과 산화물 층 사이의 경계면에 분산된 상기 전하 캐리어들은 에너지가 충분히 클 경우 경계면을 통과하게 되고, 통과된 전하 캐리어들은 산화물 층에 의해 포획되어 산화물 층의 부하를 증대시킨다.
결과적으로, 트랜지스터의 스위칭 특성이 변화한다.
트랜지스터내의 높은 전계 강도는 또한 비도전성 pn 접합에서 애벌런치 항복(a valanche breakdowm)을 트랜지스터의 규모가 작아질수록, 이러한 현상이 발생하게 되는 상기 pn 접합의 양단 전압은 더욱 낮아지게 된다. 이러한 효과를 피하기 위해, 종래의 논리 회로에서는 전원 공급선들중 한쪽 전원 공급선과 회로의 출력 단자 사이에 추가 트랜지스터의 전류 경로를 설계하고 이 추가 트랜지스터의 제어 전극을 다른쪽 전원 공급선에 접속시켰다. 따라서, 보조 회로 양단에서 발생하는 최대 전압은 임계 전압으로 감소되었다. 그러나, 집적 회로의 부품들의 규모 축소는 다른 종류의 문제를 발생시킨다. 논리 회로의 상태가 변할 때 발생하는 스위칭 전류는, 전원 공급선들이 사실상 인덕턴스를 가지고 있기 때문에, 각각의 전원 공급선 상에 유도 전압을 발생시키게 된다. 한쪽 전원 공급선 상의 펄스형 유도 전압 펄스는 용량성 결합을 통해 다른쪽 전원 공급선으로 전송된다. 종래의 논리 회로에서 추가 트랜지스터의 제어 전극 역시 상기 전압 펄스를 수신한다.
충전 또는 방전 전류에 의해서 발생된 전압 펄스는, 예를 들어 한쪽 전원 공급선의 일부, 용량성 결합, 다른쪽 전원 공급선의 일부 및 추가 트랜지스터의 제어 전극으로 구성된 회로 루프를 통해 순환하여, 상기 충전 또는 방전 전류에 영향을 미치는 정 궤환을 발생시킨다. 결과적으로, 논리 회로의 출력 전압은 어느 정도의 지연후에나 안정한 값에 도달하게 되거나, 또는 점차 더 큰 전류 피크를 발생시키는 불안정성이 야기 될 수도 있다. 최악의 경우, 이러한 불안정성(발진)은 회로를 손상시킬 수 있다.
본 발명의 목적은 추가 트랜지스터에 의해 발생되는 불안정성이 감소된 직접 논리 회로를 제공하는 것이다.
이러한 목적을 달성하기 위해서, 본 발명에 따른 집적 논리 회로는 제어 전극이 저항 소자를 통해 관련 전원 공급선에 접속되는 것을 특징으로 한다. 정 궤환 루프에 포함된 상기 저항 소자는 감쇄 효과(damping effect)를 가지고 있다.
본 발명의 다른 실시예에 따르면, 집적 논리 회로는 저항 소자가 또 다른 트랜지스터로 이루어진 전류 경로로 구성되고, 이때 상기 또 다른 트랜지스터의 제어 전압은 상기 전원 공급선들간의 전압 차와 거의 동일하며, 상기 추가 트랜지스터의 제어 전압은 상기 또 다른 트랜지스터가 바이폴라형이면 베이스-에미터간 전압이고 상기 또 다른 트랜지스터가 전계 효과형이면 게이트-소스간 전압인 것을 특징으로 한다. 이것은 결과적으로 저항 소자의 구성을 소형화시킨다. 트랜지스터의 제어 전압은 거의 변하지 않기 때문에, 상기 또 다른 트랜지스터의 옴저항(ohmic resistance)으로서 작용한다.
이하, 도면을 참조하면서 본 발명에 대해 상세하게 설명한다.
제1도는 종래의 논리 회로의 회로도이다. 전원 공급선들 (VL1 및 VL2) 사이에 논리 회로가 접속되는데, 이 논리 회로의 구성을 살펴보면, 전원 공급선과 회로 출력(V0) 사이에는 입력(Vi1)을 갖는 제1보조 회로(S1)가 접속되고, 전원 공급선(VL2)과 회로 출력(V0) 사이에는 입력(Vi2)을 갖는 제2보조 회로(S2)가 접속되어 있다. 출력(V0)에는 캐패시턴스(C1)와 저항들(R1,R2)로 구현된 부하가 접속된다. 트랜지스터(T)는 출력(V0)과 상기 보조 회로(S2) 사이에 접속되고, 이 트랜지스터(T)의 제어 전극은 전원 공급선(VL1)에 접속된다. 상기 트랜지스터(T)는 출력 (V0)이 논리 고(high) 레벨 상태일 때 보조 회로(S2)를 보호한다.
이때 상기 보조 회로(S2) 양단에서 발생하는 전압은 공급 전압(VDD-VSS)에서 상기 트랜지스터(T)의 임계 전압을 뺀 것과 같다. 정상 상태에서 전류가 상기 보조 회로(S2)에 의해 소모될 때, 상기 보조 회로(S2) 양단의 최대 전압은 더욱 낮아진다. 출력(V0)이 보조 회로(S2) 양단에서 방전될 때, 공급선이 인덕턴스 (L2)를 가지고 있기 때문에 전원 공급선(VL2) 상에서는 전압 펄스가 나타난다. 전원 공급선들(VL1,VL2)은 칩 캐피시턴스(chip capacitance)라고 불리는 기생 캐패시턴스(C0)에 의해 용량적으로 결합된다. 칩 캐패시턴스를 통해, 상기 전압 펄스는 전원 공급선(VL1) 및 트랜지스터(T)의 제어 전극에 도달하게 되어 더 많은 전류를 끌어낸다. 이러한 보조 회로(S2)를 통한 전류 증가는 동일한 루프를 통해 순환하는 다음의 전압 펄스를 발생시킨다.
제2도는 본 발명의 제1실시예에 따른 논리 회로의 회로도이다. 제1도와 일치하는 구성 요소는 대응하는 관련 부호로 표시된다. 추가 트랜지스터(T)의 제어 전극과 전원 공급선(VL1) 사이에 저항(R)이 접속된다. 이러한 저항(R)은 전압 펄스가 전술한 바와 같이 순환하는 정 궤환 루프에서의 불안정성에 대해 감쇄 효과를 갖는다.
제3도는 본 발명의 제2실시예에 따른 논리 회로의 회로도이다. 이전의 도면에서와 같이, 제1도와 대응하는 소자들은 동일한 관련 부호로 표시된다. 제2실시예의 저항 소자는 트랜지스터(T)의 제어 전극과 전원 공급선(VL1) 사이에 접속된 트랜지스터(TR)로 구성된다. 상기 트랜지스터(TR)는 그 제어 전압이 전원 공급선들(VL1,VL2)간의 전압 차와 동일하도록 선택된다. 공급 전압은 양쪽 전원 공급선 상에서 동일한 펄스가 발생할 때 변화하지 않는다. 이때 1차 근사식에서 상기 트랜지스터(TR)를 통과하는 전류는 전원 공급선(피1) 상의 전압 펄스의 크기에 비례하여 변화한다.
따라서 옴 저항이 실현된다.
도면에서는 트랜지스터들이 비록 전계 효과 트랜지스터로 도시되어 있지만, 본 발명은 이러한 형태의 트랜지스터에 제한되는 것을 의미하지는 않는다. 또한 추가 트랜지스터의 사용은 도면에서 도시된 위치에 제한되지 않는다.

Claims (2)

  1. 제1전원 공급선과 회로의 출력 단자 사이에 접속된 제1보조 회로 및, 제2전원 공급선과 상기 출력 단자 사이에 접속된 제2보조 회로를 구비하며, 한쪽 보조 회로의 부품들에게 악영향을 미치는 높은 전계를 제한하기 위해 상기 보조 회로중 적어도 한쪽의 보조 회로와 상기 출력 단자 사이에 추가 트랜지스터로 이루어진 전류 경로가 접속되고, 상기 추가 트랜지스터의 제어 전극은 다른쪽 보조 회로가 접속된 전원 공급선에만 접속된 집적 회로에 있어서, 상기 제어 전극이 저항 소자를 통해 관련 전원 공급선에 접속되는 것을 특징으로 하는, 전류 불안정성 감쇄 기능을 갖는 집적 논리 회로.
  2. 제1항에 있어서, 상기 저항 소자는 또 다른 트랜지스터로 이루어진 전류 경로로 구성되되, 상기 또 다른 트랜지스터의 제어 전압은 상기 전원 공급선들간의 전압 차와 거의 동일하며, 상기 추가 트랜지스터의 제어 전압은 상기 또 다른 트랜지스터가 바이폴라형인 경우 상기 또 다른 트랜지스터의 베이스-에미터간 전압이고, 상기 또 다른 트랜지스터가 전계 효과형인 경우에는 상기 또 다른 트랜지스터의 게이트-소스간 전압인 것을 특징으로 하는, 전류 불안정성 감쇄 기능을 갖는 집적 논리 회로.
KR1019880015104A 1987-11-20 1988-11-17 전류 불안정성 감쇄 기능을 갖는 집적 논리 회로 KR960009401B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8702781 1987-11-20
NL8702781A NL8702781A (nl) 1987-11-20 1987-11-20 Geintegreerde logische schakeling met "hot-carrier-stress"-reduktie en instabiliteiten-demping.

Publications (2)

Publication Number Publication Date
KR890009093A KR890009093A (ko) 1989-07-15
KR960009401B1 true KR960009401B1 (ko) 1996-07-18

Family

ID=19850947

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880015104A KR960009401B1 (ko) 1987-11-20 1988-11-17 전류 불안정성 감쇄 기능을 갖는 집적 논리 회로

Country Status (6)

Country Link
US (1) US4952822A (ko)
EP (1) EP0322000B1 (ko)
JP (1) JP2685251B2 (ko)
KR (1) KR960009401B1 (ko)
DE (1) DE3889210T2 (ko)
NL (1) NL8702781A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3813802A1 (de) * 1988-04-23 1989-11-09 Glyco Metall Werke Schichtwerkstoff oder schichtwerkstueck mit einer auf einer traegerschicht angebrachten funktionsschicht, insbesondere gleitschicht mit der struktur einer festen, aber schmelzbaren dispersion
US5049764A (en) * 1990-01-25 1991-09-17 North American Philips Corporation, Signetics Div. Active bypass for inhibiting high-frequency supply voltage variations in integrated circuits
US5428837A (en) * 1993-01-13 1995-06-27 Anadigics, Inc. Method and apparatus for reducing local oscillator leakage in integrated circuit receivers

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5160440A (en) * 1974-11-22 1976-05-26 Hitachi Ltd Kotaiatsuyo mis fet suitsuchingukairo
US4209713A (en) * 1975-07-18 1980-06-24 Tokyo Shibaura Electric Co., Ltd. Semiconductor integrated circuit device in which difficulties caused by parasitic transistors are eliminated
DE3138558A1 (de) * 1981-09-28 1983-04-07 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung zur erzeugung eines von schwankungen einer versorgungsgleichspannung freien gleichspannungspegels
US4704547A (en) * 1984-12-10 1987-11-03 American Telephone And Telegraph Company, At&T Bell Laboratories IGFET gating circuit having reduced electric field degradation
EP0204762B1 (en) * 1984-12-10 1991-02-27 AT&T Corp. Integrated logic circuit
US4710726A (en) * 1986-02-27 1987-12-01 Columbia University In The City Of New York Semiconductive MOS resistance network
JPS62230220A (ja) * 1986-03-31 1987-10-08 Toshiba Corp 相補性絶縁ゲ−ト型論理回路
US4677312A (en) * 1986-04-25 1987-06-30 International Business Machines Corporation High voltage swing open collector driver
US4771189A (en) * 1986-05-02 1988-09-13 Ford Microelectronics, Inc. FET gate current limiter circuit
US4791323A (en) * 1986-10-23 1988-12-13 Silicon Systems, Inc. Level translation circuit

Also Published As

Publication number Publication date
DE3889210D1 (de) 1994-05-26
DE3889210T2 (de) 1994-10-20
EP0322000A1 (en) 1989-06-28
JP2685251B2 (ja) 1997-12-03
JPH01162013A (ja) 1989-06-26
NL8702781A (nl) 1989-06-16
EP0322000B1 (en) 1994-04-20
KR890009093A (ko) 1989-07-15
US4952822A (en) 1990-08-28

Similar Documents

Publication Publication Date Title
EP0171495B1 (en) Mos transistor circuit with breakdown protection
US4779014A (en) BiCMOS logic circuit with additional drive to the pull-down bipolar output transistor
US6744291B2 (en) Power-on reset circuit
US8134400B2 (en) Semiconductor circuit
EP0530159A2 (en) Zero-consumption power-on reset circuit
US6040729A (en) Digital output buffer for multiple voltage system
KR940017215A (ko) 과전압 보호기능을 지니는 저(low)전압 입력 및 출력회로
US5124877A (en) Structure for providing electrostatic discharge protection
US5894230A (en) Modified keeper half-latch receiver circuit
US5432462A (en) Input buffer circuit having sleep mode and bus hold function
US4920287A (en) Output buffer having reduced electric field degradation
US5172290A (en) Gate-source protective circuit for a power mosfet
KR960009401B1 (ko) 전류 불안정성 감쇄 기능을 갖는 집적 논리 회로
KR0132780B1 (ko) 집적 논리 회로
EP0621693A2 (en) BiCMOS output driver circuit
US6194944B1 (en) Input structure for I/O device
CN114400993A (zh) 一种具有双向过压保护的模拟开关电路
EP0655833A2 (en) A temperature stable square wave oscillator
US4920286A (en) Method and circuitry for compensating for negative internal ground voltage glitches
US5235215A (en) Memory device for use in power control circuits
KR900001812B1 (ko) 단락방지 버퍼회로
JPH0239622A (ja) 出力回路
US5481208A (en) Piecewisely-controlled tri-state output buffer
KR900008050B1 (ko) 논리회로
US5252862A (en) BICMOS logic gate

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020628

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee