KR960003835B1 - 신호 가중 시스템 - Google Patents

신호 가중 시스템 Download PDF

Info

Publication number
KR960003835B1
KR960003835B1 KR1019920702680A KR920702680A KR960003835B1 KR 960003835 B1 KR960003835 B1 KR 960003835B1 KR 1019920702680 A KR1019920702680 A KR 1019920702680A KR 920702680 A KR920702680 A KR 920702680A KR 960003835 B1 KR960003835 B1 KR 960003835B1
Authority
KR
South Korea
Prior art keywords
signal
filter
channel
line
receiver
Prior art date
Application number
KR1019920702680A
Other languages
English (en)
Other versions
KR930701027A (ko
Inventor
이. 보쓰 데이빗
디. 라스키 필립
링 푸윤
유보글루 엠. 베다트
Original Assignee
모토로라 인코포레이티드
죤 에이취. 무어
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모토로라 인코포레이티드, 죤 에이취. 무어 filed Critical 모토로라 인코포레이티드
Publication of KR930701027A publication Critical patent/KR930701027A/ko
Application granted granted Critical
Publication of KR960003835B1 publication Critical patent/KR960003835B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/12—Neutralising, balancing, or compensation arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/005—Control of transmission; Equalising

Abstract

내용 없음.

Description

[발명의 명칭]
신호 가중 시스템
[도면의 간단한 설명]
제 1 도는 전송 채널이 다중 통로 채널을 구비하며, 디지탈적으로 엔코드된 정보 신호를 송수신하도록 동작하는 통신 시스템의 블럭도.
제 2 도는 본 발명의 시스템의 간단화된 블럭도.
제 3 도는 본 발명의 시스템 부분을 형성하는 유한 임펄스 응답 필터의 기능 블럭도.
제 4 도는 신뢰도를 GMSK 변조된 신호를 포함하는 통신 신호에 부가시키는 동작하는 본 발명의 시스템 블럭도.
제 5 도는 실제 필터가 다중 통로 채널을 따라서 전송되는 신호의 심볼간 간섭을 제거하도록 활용되며, 신뢰도를 GMSK 변조된 신호를 구비하는 통신 신호에 부가하는 본 발명의 시스템의 또 다른 실시예를 도시한 블럭도.
제 6 도는 간섭이 공통 채널 간섭으로 인해 야기되는 바와 같은 시변화 잡음의 존재로 인해 추가적으로 야기되는 다중통로 전송 채널에 따라서 전송되는 통신 신호 부분에 신뢰도를 부가하는 본 발명의 시스템의 또 다른 실시예를 도시한 블럭도.
제 7 도는 본 발명의 시스템을 채용한 송수신기의 블럭도.
제 8 도는 본 발명의 방법의 단계를 도시한 순서도.
[발명의 상세한 설명]
[발명의 배경]
본 발명은 일반적으로 디지탈 수신기에 관한 것이며, 특히 수신기에 수신되는 신호를 가중하여 신뢰도(confidence level)를 수신 신호에 부가시키는 시스템 및 방법에 관한 것이다.
두 위치간에 정보를 전송하는 통신 시스템은 최소한 송신기 및 수신기를 구비하는데, 여기서 송신기 및 수신기는 정보 신호를 (정보 포함) 전송할 수 있는 전송 채널에 의해 상호 접속된다.
통신 시스템, 즉 무선 통신 시스템의 한가지 타입으로서, 전송 채널이 송신기 및 수신기를 상호 접속시키는 무선 주파수 채널을 구비한 것을 들수 있다. 무선 주파수 채널에 따라서 정보 신호(기저대 신호라 칭함)를 전송하기 위하여, 정보 신호는 무선 주파수 채널로 정보를 전송하는데 적합한 형태로 변환되어야만 된다.
무선 주파수 채널로 전송하는데 적합한 신호로 정보 신호를 변환시키는 것은 변조라 칭하는 공정에 의해 성취되는데, 여기서 정보 신호는 무선 주파수 전자기파의 영향을 받는다. 무선 주파수 전자기파는 무선 주파수 채널을 규정하는 주파수 값 범위내의 주파수값의 사인파이다. 무선 주파수 전자기파를 통상적으로 캐리어 신호라 칭하고 정보 신호에 의해 일단 변조된 무선 주파수 전자기파를 변조된 정보 신호라 칭한다. 변조된 정보 신호는 자유 공간을 통해 전송될 수 있는 통신 신호를 포함한다.
최종 변조된 정보 신호의 정보 내용은 캐리어 신호의 주파수의 중심에 또는 그 근처의 중심 주파수 범위를 차지한다. 변조된 정보 신호가 자유 공간을 통해 무선 주파수 채널상에 전송되므로써 통신 시스템의 송신기 및 수신기간에 정보 신호의 정보 내용을 전송하기 때문에, 송신기 및 수신기는 서로 매우 근접하여 위치할 필요는 없다.
각종 변조 기술은 캐리어 신호상의 정보 신호를 변조시켜 무선 주파수 전송 채널로 정보를 전송시키도록 발전되어 왔다. 상기 변조 기술은 진폭 변조(AM), 주파수 변조(FM), 위상 변조(PM), 주파수-시프트 키잉 변조(FSK), 위상-시프트 키잉 변조(PSK) 및 연속 위상 변조(CPM)을 포함한다. 연속 위상 변조의 한가지 타입은 가우스 최소 시프트 키잉 변조(GMSK)이다.
변조된 정보 신호를 수신하는 수신기는 캐리어 신호상의 변조된 정보 신호를 검출하거나 또는 재생하는 회로를 포함한다. 전형적으로, 수신기의 회로는 변조된 정보 신호를 검출하거나 또는 재생하는데 필요한 회로이외에 수신기에 의해 수신되는 변조된 정보 신호를 주파수 하향(downward)으로 변화시키는 회로(때때로 여러 스테이지를 포함)를 포함한다. 변조된 정보 신호의 정보 내용을 검출 또는 재생하는 공정을 복조라 칭하고 복조를 수행하는 상기 회로를 복조 회로 또는 복조기라 칭한다. 때때로, 다운-변환(down-conversion circuitry) 회로 및 복조기 모두를 복조 회로라 칭한다.
복수의 변조된 정보 신호는 동시에 전송되어 변조된 정보 신호가 비유사한 주파수의 캐리어 신호를 포함하고 최종 변조된 정보 신호가 주파수에서 중첩되지 않는한 동시에 전송될 수 있다. 특히, 동시에 전송되어 변조된 정보 신호의 캐리어 신호 주파수는 변조된 정보 신호(즉, 변조 스펙트럼)의 정보 내용이 상기 주파수 값과 근사한 주파수 값의 캐리어 신호에 따라서 변조된 대응 신호와 중첩하는 것을 방지하도록 주파수 분리된다.
수신기는 동조 회로 및 다른 필터 회로를 포함하여 단지 어떤 주파수의 수신 신호를 통과시켜 주파수 다운 변환시키고 어떤 대역폭 내의 신호만을 복조시킨다. 상기 동조 및 다른 필터 회로는 주파수 통과대역을 형성하여 동조 및 다른 필터 회로의 통과대역에 의해 규정된 주파수내의 주파수 성분을 갖는 상기 신호들만을 통과시킨다.
캐리어 신호를 포함하고 정보 신호가 복조되는 광범위의 주파수를 전자기 주파수 스펙트럼이라 칭한다. 조절기는 전자기 주파수 스펙트럼을 주파수 대역으로 분할하는데, 각각의 주파수 대역은 전자기 주파수 스펙트럼의 주파수 범위를 규정한다. 주파수 대역은 채널로 분할되며, 상기 채널은 통신 시스템의 전송 채널을 형성한다. 조절기는 전자기 주파수 스펙트럼의 주파수 대역들중 어떤 대역에서 무선 주파수 신호의 전송을 조정하여 동시에 전송되어 변조된 정보 신호들간의 간섭을 최소화한다.
예를 들어, 미합중국에서, 800㎒ 및 900㎒ 간에서 확장되는 100㎒ 주파수 대역 부분이 무선 전화기 통신에 대해 할당된다. 무선 전화기 통신은 예를 들어 셀룰러 통신 시스템에서 활용되는 무선 전화기에 의해 실용화된다. 상기 무선 전화기는 변조된 정보 신호의 발생 및 수신을 동시에 행하는 회로를 포함하여, 무선 전화기 및 그와 떨어져 위치된 수신기간에 양방향 통신을 허용한다.
일반적으로, 셀룰러 통신 시스템은 지역 전체를 통해 수많은 베이스 스테이션을 서로 이격시켜 위치화시키므로써 생성된다. 각 베이스 스테이션은 하나 이상의 무선 전화기에 의해 전송되는 변조된 정보 신호를 수신하여 하나 이상의 무선 전화기에 변조된 정보 신호를 전송하는 회로를 포함한다. 베이스 스테이션 및 무선 전화기는 변조된 정보 신호를 송, 수신하기 때문데, 무선 전화기 및 베이스 스테이션간의 양방향 통신이 허용된다.
셀룰러 통신 시스템의 베이스 스테이션 각각이 놓이는 위치가 주의깊게 선택되어, 적어도 하나의 베이스 스테이션이 지역 전체를 통해 임의의 위치에 놓이는 무선 전화기의 전송 범위내에 있도록 한다. 베이스 스테이션이 떨어져 위치하는 특성 때문에, 베이스 스테이션이 위치하는 전지역의 부분이 베이스 스테이션의 개개 스테이션들과 관계한다. 각각 이격되어 위치한 베이스 스테이션에 근접하여 위치된 지역의 부분을 "셀"이라 정의하며, 여기서 베이스 스테이션과 각각 관계되는 복수의 셀 모두가 셀룰러 통신 시스템에 의해 둘러쌓인 지역을 형성한다. 셀룰러 통신 시스템의 셀의 임의 경계내에 위치한 무선 전화기는 변조된 정보 신호를 적어도 하나의 베이스 스테이션에 전송하고 이 스테이션으로부터 상기 신호를 수신한다.
전형적으로, 무선 전화기 및 베이스 스테이션간의 통신은 하나 이상의 전송 채널을 따라 교대로 또한 동시에 전송되는 데이타 신호 및 음성 신호를 포함한다. 베이스 스테이션 및 무선 전화기 간에 전송되는 데이타는 이 무선 전화기가 특정 무선 주파수 채널에 따라서 신호를 송, 수신 하도록 하는 명령을 포함한다. 동기화 목적용 신호가 베이스 스테이션 및 무선 전화기간에 또한 전송되어 특정 베이스 스테이션으로부터 나온 변조된 정보 신호의 전송이 특정 무선 전화기에 의해 수신되도록 한다.
수많은 예에서, 셀룰러 통신 시스템의 증가된 사용법이 셀룰러 무선 전화기 통신에 할당되는 주파수 대역의 모든 활용 가능한 전송 채널 모두를 활용하게 한다. 결과적으로, 무선 전화기 통신에 할당되는 주파수대역을 더욱 효율적으로 활용 하도록 각종 이론이 제안되어 왔다. 무선 전화기 통신에 할당되는 주파수 대역의 더욱 효율적인 활용도가 셀룰러 통신 시스템의 전송 성능을 증대시킨다.
셀룰러 통신 시스템의 전송 성능을 증가시키는 하나의 수단으로서 디지탈 변조 기술을 활용하는 것을 들 수 있다. 정보 신호가 디지탈 형태로 변환될 때, 단일 전송 채널은 하나이상의 정보 신호를 순차적으로 전송하도록 활용될 수 있다. 하나 이상의 정보 신호가 단일 전송 채널을 따라서 전송될 수 있기 때문에, 기존의 주파수 대역의 전송 성능은 2배 이상으로 증대될 수 있다.
전형적으로, 아날로그 정보 신호는 우선 예를 들어 아날로그-대-디지탈 변환기에 의해 디지탈 형태로 변환되고 나서 어떤 코딩 기술에 의해 엔코드된다. 그리고나서, 엔코드된 신호는 변조되어 무선 주파수 채널로 정보 신호를 전송한다. 상기 디지탈 신호를 전송하도록 활용되는 변조 기술은 상술된 가우스 최소 시프트 키잉(GMSK) 변조이다. 상기 변조 기술은 "앤더슨, 티, 모린과 씨. 이. 선드버그가" 발표하여 1986년 플레윰 프레스에 의해 출판된 "디지탈 위상 변조" 텍스트에 매우 상세하게 서술되어 있다.
무선 주파수 전송 채널을 따라서 임의의 신호를 전송하는 것은 전송 채널을 따라서 신호 전송시에 발생하는 잡음 및 다른 간섭으로 인한 에러에 민감하다. 잡음은 예를 들어 의사적이고 다른 전이 신호의 존재로 인해 야기된다. 다른 간섭은 예를 들어 인간이 제조한것이나 자연적인 물체에 전송 신호가 반사되므로써 야기된다. 전송 신호의 상기 반사는 신호가 수신기에 전송되는 통로에 대응하여 상이한 시간(신호지연이라 칭함)에서 수신기에 수신되는 상기 신호에서 야기된다. 예를 들어, 4/5 마일의 송신기 및 수신기간의 통로 길이의 증가로 인해 야기되는 물체에 반사되는 전송 신호는 증가된 통로 길이로 인하여 4 마이크로초 지연을 야기시킨다. 따라서, 증가된 통로 길이가 증가된 시간 주기의 지연을 야기시킨다. 상기 신호 지연으로인해, 수신기에 수신되는 신호는 실제로 다수의 통로를 거쳐 수신기에 전송되는 단일 전송 신호 합이다. 그러므로, 전송 채널을 종종 "다중통로" 채널이라 칭한다. 상기 신호 지연이 신호 간섭을 야기한다.
전송 신호가 디지탈 적으로 엔코드된 신호일 때, 다중 통로 채널에 따라 신호 전송되므로써 야기된 상기 간섭은 심볼간 간섭이라 칭하는 간섭의 한가지 타입을 야기시킨다. 셀룰러 통신 시스템에 활용되는 디지탈 적으로 엔코드된 신호가 초당 270 킬로비트를 초과하는 비트 속도로 전송될 때, 심지어 상술된 4 마이크로초 지연만큼 작은 지연이 상당한 양의 심볼간 간섭을 야기시킬 수 있다.
전송되어 디지탈적으로 엔코드된 신호가 전송 신호의 용장도(redundancy)를 증가시키도록 엔코드되기 때문에, 상기 심볼간 간섭(다른 잡음으로 인해 발생하는 에러뿐만 아니라)으로 인해 발생하는 일부 에러가 수신기에 의해 수신되는 신호의 수신기 디코딩 공정동안 제거된다. 그러나, 부정확하게 디코드된 신호를 야기시키는 심볼간 간섭 결과로서 야기되는 각 에러가 송신기 및 수신기간의 통신질을 저하시키기 때문에, 상기 에러의 존재를 검출하거나 또는 에러를 표시하는 것이 바람직하다.
소프트웨어 및 하드웨어로 수행되는 이퀄라이저 회로가 공지되어 있는데, 이 회로는 다중 통로 채널을 따라 신호 전송하는 효과를 보정하기 위하여 활용된다. 예를 들어, 데이빗 이. 보스, 필립시. 라스키 및 게랄드 피. 라베즈가 "채널 등화를 갖는 소프트 결정 디코딩"이라는 명칭으로 1989년 10월 13일에 출원한 미합중국 특허원 제 422,177 호 및 데이빗 이. 보스가 "소프트 트레일리스 디코딩"이라는 명칭으로 1989년 11월 29일에 출원한 미합중국 특허권 제 442,971호에 다중통로 채널을 따라서 신호를 전송하므로써 야기된 심볼간 간섭을 보정하기 위한 이퀄라이저 회로를 활용하는 시스템이 서술되어 있다. 상기 특허원 각각에서 활용되는 채널 이퀄라이저는 최대 공산 시퀀스 추정기(maximum likelihood sequence estimator)(MLSE)로 형성된다. MLSE는 수신기에 의해 실제 수신되는 신호에 응답하는 전송 신호의 시퀀스를 측정하도록 동작한다. 일반적으로, MLSE(다른 설계의 이퀄라이저 뿐만아니라)는 다중통로 채널을 따라 신호 전송 하므로써 발생되는 심볼간 간섭을 제거하도록 동작한다. 그리고 나서 MLSE에 의해 발생된 신호는 수신기 디코더 회로에 인가된다. 디코더 회로는 등화된 신호(MLSE에 예에선, 추정신호)를 디코드하여, 송신기 엔코딩 회로에 의해 의도적으로 발생되는 신호의 용장성을 제거한다.
MLSE에 관한 동작은 G. Ungerboeck이 "캐리어 변조된 데이타 전송 시스템용 적응성 최대- 공산 수신기(maximum likelihood receiver)"라는 명칭으로 발표한 1974년 5월 IEEE Transactions on Communica-tions 볼륨 COM-22 p624-635에 상세히 기술되어 있다. 여기에 서술된 MLSE는 수신기에 의해 수신된 신호(다운 변환 회로 및 복조 회로에 의해 일단 다운 변환되고 복조됨)를 공급받는 정합 필터를 구비하고 상기 정합 필터에 의해 통과된 신호를 공급받는 비터비 알고리즘을 구비한다.
비터비 알고리즘은 가능 통로의 트레일리스(trellis)를 형성하며, 통로의 특정매트릭스가 데이타의 시퀀스(또는 스트림)을 형성하도록 활용된다. 비터비 알고리즘의 출력에서의 신호가 데이타 비트의 시퀀스이기 때문에, MLSE의 출력은 하드 결정 신호(hard decision signal)(즉, 디지탈 값의 비트 시퀀스를 포함)이다.
비록 전송 신호가 디지탈적으로 엔코드된 신호일지라도, 사인 캐리어 신호에 따라서 일단 변조된 정보 신호는 아날로그 신호이다. 실제로 전송되는 디지탈적으로 엔코드된 신호를 구비하는 가능값(possible values )이 유한(예를 들어, 디지탈적으로 엔코드된 신호가 2진 신호일 때, 디지탈적으로 엔코드된 신호는 단지 두개의 가능값으로 이루어짐) 할 때, MLSE의 출력은 대응 가능값의 수로 이루어진다. MLSE의 비터비 알고리즘은 아날로그 형태로 인가되는 디지탈 적으로 엔코드된 신호를 데이타 시퀀스로 변환시킨다. 상기 변환 및 비터비 알고리즘에 의해 발생된 최종 데이타 시퀀스를 최종이용하는 것은 MLSE에 공급된 신호의 전체 정보를 완전히 활용할 수 없다.
특히, MLSE에 의해 실제 수신되고 그것의 부분을 형성하는 정합 필터에 의해 통과되는 신호는 MLSE의 비터비 알고리즘에 의해 발생된 데이타 시퀀스와 비교된다. 상기 비교는 수신기 디코더 회로에 공급되는 신호에 부가되는 신뢰도를 표시하기 위해 활용되어, 수신 신호가 정확하게 되는 신뢰도를 표시한다. 상기 표시는 다중 통로 채널을 따라서 신호를 전송 하므로써 야기되는 심볼간 간섭으로부터 야기되는 에러를 최소화하고 이에 따라서 통신질의 저하를 최소화한다.
그러므로, 다중통로 채널을 따라서 전송되는 신호의 잡음 및 또는 심볼간 간섭에 의해 야기되는 에러를 최소화하는 디지탈 수신기에 의해 수신되는 신호를 최적화하도록 하는 시스템이 요구된다.
[발명의 요약]
본 발명은 다중통로 채널을 따라서 전송되어 디지탈 수신기에 의해 수신되는 통신 신호에 신뢰도를 부가하는 신호 가중 시스템을 제공하는 것이다.
본 발명은 수신기 신뢰도 표시기를 디지탈적으로 엔코드된 신호를 수신하도록 구성된 수신기에 제공하며, 신뢰도를 수신기에 수신되는 디지탈적으로 엔코드된 신호부분에 부가하는 가중된 소프트 결정 신호를 제공하도록 동작하는 장점이 있다.
본 발명은 수신기에 의해 수신된 디지탈적으로 엔코드된 신호 부분에 신뢰도를 부가하는 가중된 소프트 결정신호(soft-decision signal)를 제공하도록 동작하는 신뢰도 표시기를 결합하는 디지탈적으로 엔코드된 신호를 수신하도록 구성된 송수신기를 제공하는 또다른 장점이 있다.
본 발명에 따르면, 채널을 따라서 전송되고 수신기에 의해 수신되는 통신 신호 부분에 신뢰도를 부가하는 신호 가중 시스템이 서술된다. 상기 시스템은 수신기에 의해 일단 수신된 통신 신호를 등화하고 전송 채널을 따라서 신호를 전송하기 앞서 통신 신호를 표시하는 등화 신호를 발생시키는 이퀄라이저를 구비한다. 합성된 전송 채널은 이퀄라이저에 의해 발생된 등화 신호의 전송을 합성하여 그 합성된 재전송 신호를 발생시킨다. 전송 채널을 따라서 전송되고 수신기에 의해 수신되는 통신 신호 부분의 값은 합성된 전송 채널에 의해 발생된 합성 재전송 신호의 부분에 대응하는 값에 응답하여 변경되므로써, 신뢰도를 수신기에 의해 수신된 통신 채널과 관계된다.
[발명의 상세한 설명]
통신 시스템(20)이 제 1 도에 도시되어 있다. 통신 시스템(20)은 디지탈 적으로 엔코드된 정보 신호를 송수신하도록 동작한다. 아날로그 정보원(24)은 예를들어 음성 신호 또는 데이타 신호와 같은 정보 신호원을 표시한다. 정보원(24)이 음성 신호를 포함하는 예에서, 정보원(24)은 음성 신호를 소망특성의 전기 신호로 변환시키는 변환기 또는 다른 적당한 회로를 포함한다.
아날로그 정보원(24)에 의해 발생된 정보 신호는 소스 엔코더(28)에 공급된다. 소스 엔코더(28)는 정보원(24)에 의해 공급되는 정보 신호를 디지탈 신호로 변환시킨다. 소스 엔코더(28)는 정보원(24)에 의해 발생된 아날로그 정보 신호를 공급받을 때 디지탈 신호를 발생시키는 아날로그-대-디지탈 변환기를 구비한다.
소스 엔코더(28)에 의해 발생된 디지탈 신호는 채널 엔코더(32)에 공급된다. 또한, 디지탈 정보원은 채널 엔코더(28)에 직접 인가된다. 채널 엔코더(32)는 코딩 기술에 따라서 공급되는 디지탈 신호를 엔코드한다. 채널엔코더(32)는 디지탈 신호를 엔코드된 형태로 변환시키는 블럭 및 또는 컨볼루션얼(convolutional)엔코더를 구비하여, 디지탈 신호의 용장도를 증대시킨다. 신호의 용장도를 증대시키므로써, 신호 전송동안 야기되는 전송 에러 및 다른 신호 왜곡은 실제 전송 신호의 정보내용을 해석시 에러를 야기시키는 것을 감소시킨다.
채널 엔코더(32)에 의해 발생된 엔코드된 신호는 변조기(36)에 공급된다. 변조시(36)는 변조 기술에 따라서 무선 주파수 캐리어로 공급되는 엔코드된 신호를 변조시킨다. 상술된 바와 같이, 디지탈 엔코드된 신호를 변조하는 상기 변조 기술은 가우스 최소 시프트 키잉(GMSK) 변조 기술을 포함한다.
정보원(24), 소스 엔코더(28), 채널 엔코더(32) 및 변조기(36) 모두는 해치로 도시된 통신 시스템(20)이 송신기부(40)를 구비한다.
송신기부(40)의 변조기(36)는 도면에서 해치로 도신된 전송 채널(44)을 따라서 자유 공간을 통하여 전송되는 변조된 정보 신호를 발생시킨다. 상술된 바와 같이, 전송 채널은 전형적으로 다중통로 채널이고 변조기(36)에 의해 전송된 변조된 정보 신호는 세로방향으로 확장되는 블럭(48A, 48B,…,48N)으로 표시된 복수의 통로를 거쳐서 실제 전송된다. 단지 하나의 통로만이 직접(direct)통로이며, 나머지 통로는 신호가 전송될 때 심볼간 간섭을 야기시킨다. 블럭(48A-N)으로 표시된 통로는 전송 채널(44)로 형성된 다중통로 채널의 전송 통로를 구비한다. 상술된 바와 같이, 변조된 정보 신호가 전송되는 다중 통로(48A-48N)중 서로 다른 통로를 거쳐서 변조된 정보 신호를 전송하는데 필요한 시간은 상이하다. 게다가, 전송 채널(44)를 형성하는 다중 통로 채널은 잡음이 없고 잡음은 신호가 채널(44)의 통로(48A-48N)중 각 통로를 따라서 전송될 때 변조된 정보 신호에 도입된다. 상기 잡음은 화살표(52)로 표시되어 있으며, 예를 들어 열잡음 또는 공통 채널 간섭에 의해 야기되는 잡음을 포함한다. 다중 통로 채널을 따라서 전송하므로써 야기되는 간섭 및 전송동안 야기되는 잡음이 수신기에 의해 보상되지 않는 경우 송신기 및 수신기간의 통신질을 감소시킨다.
전송 채널(44)의 통로(48A-48N)을 따라서 전송되는 변조된 정보 신호는 복조기(56)에 의해 수신된다. 도시되지 않았지만, 일단 수신되면, 변조된 정보 신호는 우선 다운 변환회로에 인가되어, 수신 신호를 주파수 하향으로 변환시킨다. 복조기(56)는 수신 신호를 복조하고 채널 이퀄라이저(60)에 인가되는 복조 신호를 발생시킨다. 채널 이퀄라이저는 다중통로 채널을 따라 전송되므로써 변조된 정보 신호상에서 야기되는 심볼간 간섭을 보정한다. 채널 이퀄라이저 회로(60)는 채널 디코더(64)에 공급되는 신호를 발생시킨다.
채널 디코더(64)는 송신기부(40)의 채널 엔코더(64)에 대응하지만 엔코드된 신호를 디코드하기 위하여 작용한다. 채널 디코더(64)는 소스 디코더(68)에 공급되는 디지탈 형태로 디코드된 신호를 발생시킨다. 소스 디코더(68)는 디지탈 신호를 정보 싱크(72)에 응용하는데 적합한 형태로 변환시킨다. 정보싱크(72)는 예를 들어 수신기의 수화기나 스피커부 또는 소스 디코더(68)에 의해 발생된 디코드된 신호를 포함하는 전기 신호를 인간이 감지할 수 있는 형태로 변환시키는 변환기를 구비할 수 있다.(또한 디지탈 정보에 대해, 채널 디코더(64)는 디코드된 신호를 정보 싱크(72)에 직접 공급할 수 있다).
복조기(56), 채널 디코더(64), 소스 디코더(68) 및 목적지(destination)(72) 모두는 해치로 도시된 통신 시스템(20)의 블럭(76)으로 표시된 수신기부를 구비한다.
채널 이퀄라이저 회로(60)는 본 발명의 신호 가중 시스템을 구비하는데, 여기서 신뢰도는 복조 신호와 관계한다. 채널 이퀄라이저 회로(60)에 의해 발생된 출력 신호는 채널 디코더(64)에 제공될 때 신호의 신뢰도 표시를 디코더에 제공하여 신호의 디코딩은 더욱 정확하게 수행하는 소프트 결정 신호를 형성한다.
본 발명의 신호 가중 시스템이 제 2 도에 간략화된 블럭도 형태로 도시되어 있다. 제 1 도의 전송 채널(44)과 같은 전송 채널을 따라서 전송되고 수신기에 의해 수신되는 통신 신호가 복조되어 선(86)을 따라서 정합 필터(92)에 공급된다. 정합 필터(92)는 적응성 필터(adaptive filter)가 바람직하고 다중통로 채널에 정합된다. 정합 필터(92)의 계수는 선(98)을 따라서 공급된다. 선(98)을 따라서 필터(92)에 공급되는 계수는 예를 들어 채널 사운딩(sonnding )동작에 의해 결정될 수 있는 채널 임펄스 응답의 함수이다. 선(86)을 따라서 필터(92)에 공급되는 복조 신호는 다수의 상이한 이산 레벨을 구비한 디지탈 신호를 포함한 디지탈 신호를 포함하여 아날로그 신호와 근사화 하도록 한다. 그러므로, 비록 신호의 정보 내용이 디지탈 엔코드된 시퀀스 일지라도, 선(104)을 따라서 정합 필터(92)에 의해 발생된 필터화된 신호는 아날로그 형태의 신호와 근사화 된다.
선(104)은 비터비 알고리즘(110)에 결합되어 정합 필터(92)에 의해 발생된 신호를 공급한다. 정합 필터(92)는 수신 신호의 유용한 부분을 향상시키도록 동작한다. 비터비 알고리즘(110)은 채널 임펄스 응답의 함수인 계수를 선(112)을 따라서 공급받는다. 정합 필터(92) 및 비터비 알고리즘(110)은 도면에서 블럭(116)으로 표시된 바와 같은 최대 공산 시퀀스 추정기(MLSE)를 형성한다. MLSE(116)은 상술된 Ungerboeck 에 서술된 최대 공산 시퀀스 추정기와 유사하다. MLSE(116)는 프로세서에서 구체화되는 소프트웨어 알고리즘에 의해 바람직하게 수행되며, 또한, MLSE(116)는 하드웨어로 수행될 수 있다. 비록 여기에 서술된 각 실시예가 어떤 부분을 형성하는 MLSE를 갖을지라도, 본 발명은 예를들어 유사한 MLSE(near-MLSE) 또는 결정 피드백 이퀄라이저(decision feedback equalizer )와 같은 다른 이퀄라이저 구조를 포함한다.
종래에서처럼, 비터비 알고리즘(110)은 선(104)을 따라서 디지탈 적으로 엔코드된 신호를 공급받을 때 데이타의 시퀀스를 추정하는 트레일리스를 형성한다. 데이타 시퀀스는 선(122)을 따라서 발생되는 하드 결정 신호를 형성한다. 선(122)을 따라서 발생된 하드 결정 신호를 포함한는 데이타 시퀀스는 실제로 전송(즉, 다중 채널을 거쳐 전송하므로서 야기되는 왜곡을 작게 수신하는 것 같은 신호)되는 바와 같은 데이타 시퀀스를 추정한다. 그러나, 전송 신호의 특정 간섭은 다중통로 채널을 거쳐 전송되므로써 예를들어 잡음, Rayleight 페이딩 및 또는 공통 채널 간섭으로 인해 야기될 때, MLSE(116)에 의해 발생된 추정 시퀀스는 전송 신호를 잘못 추정한다. 수신기 디코더에 공급될 때, 상기 잘못된 추정이 실제 전송 신호의 부정확한 디코딩을 야기시키기 때문에, 통신질은 저하된다. 그러므로, 추가 에러 보정이 송신기 및 수신기 간의 통신질의 저하를 최소화하는 것이 바람직하다.
그러므로, 본 발명에 따르면, MLSE(116)에 의해 발생된 하드 결정 신호를 디코더 회로에 직접 인가하느니 차라리, 선(112)을 비트 매퍼(mapper)(128)에 의해 결합시킨다. 비트 매퍼(128)는 선(122)을 따라서 발생된 데이타 시퀀스(논리제로 및 논리 1을 구비함)를 산술 양 및 음 값으로 변환시킨다. 특히, 논리 제로는 양의 1값(즉, +1)으로 변환되고 논리 1은 음의 1값(즉, -1)로 변환된다. MLSE(116)의 수행과 유사하게, 비트 매퍼(128)는 프로세서에서 구체화되는 소프트웨어 알고리즘으로 수행되는 것이 바람직하며, 또한, 비트 매퍼(128)는 하드웨어로 수행될 수 있다. 비트 매퍼(128)는 필터(140)에 공급되는 하드 결정 출력을 선(134)을 따라서 발생시킨다.
필터(140)는 정합 필터(92)와 유사한 유사 임펄스 응답(FIR) 필터로 형성되는 적응형 필터이고 비터비 알고리즘(110)은 채널 사운딩 동작에 의해 결정되는 다중 통로 채널 임펄스 응답의 함수인 계수를 선(146)을 따라서 수신한다. 필터(140)는 직접 통로를 제외하고 통신 신호가 전송되는 다중통로 채널 특성을 재생하는 기능을 한다. 선(146)을 따라서 인가되는 계수의 적당한 선택이 다중 통로 채녈의 직접 통로를 재생하는 것을 방지한다. 본 발명의 실시예에서, 정합 필터(92)가 인가된 신호 에너지를 집중화하기 때문에, 필터(140)는 다중 통로 채널을 재생할 뿐만아니라 정합 필터(92)의 동작을 보정하도록 수정된다.
반드시, 필터(140)는 직접 통로를 제외하고 통신 신호가 전송되는 다중통로 채널을 합성한다. 다시, MLSE(116)뿐만아니라 비트 매퍼(128)와도 유사한 필터(140)는 프로세서에서 구체화되는 알고리즘에 의해 수행되는 것이 바람직하지만, 또한 필터(140)는 하드웨어로 수행될 수도 있다. 필터(140)에 의해 발생되는 신호는 인버트되어 합산기(158)에 공급된다.
합산기(158)는 일단 지연 소자(164)에 의해 적당하게 시간 지연되면, 선(104)을 따라서 MLSE(116)의 정합 필터(92)에 의해 발생된 출력 신호를 추가로 공급받는다. 지연 소자(164)는 비터비 알고리즘(110), 비트 매퍼(128) 및 필터(140)의 동작에 필요한 연산 시간 주기에 대응하는 시간 주기동안 선(104)을 따라서 발생된 정합 필터 출력 신호를 지연시켜, 합산기(158)에 공급되는 신호들이 서로 대응하도록 한다. 도면에 도시된 바와 같이, 선(104)의 분기(170)는 지연 소자(164)에 공급되고 지연 소자(164)에 의해 발생된 지연 신호는 선(176)을 따라서 합산기(158)에 공급된다. 다시, 합산기(158) 및 지연 소자(164)는 프로세서에서 구체화된 알고리즘을 구비하는 것이 바람직하다.
선(176)을 따라서 합산기(158)에 공급되는 신호는 지연 소자(164)에 의해 시간 지연된 정합 필터(92)에 의해 발생된 필터화된 신호이다. 선(152)을 따라서 합산기(158)에 공급되는 신호는 연산 형태로 데이타 시퀀스를 측정하고 통신 신호가 전송되는 다중 통로 채널 특성에 대응하는 필터 계수를 갖는 필터(140)에 의해 필터화된다.
필터(140)가 직접 통로를 제외하고 다중 통로 부분을 합성하도록 기능하기 때문에, 선(152)상에 발생된 신호는 직접 통로를 제외한 다중 통로의 부분을 따라서 전송되는 신호를 표시한다.
선(152 및 176)을 따라서 합산기(158)에 공급되는 신호 합산은 선(152)을 따라서 합산기(158)에 공급되는 신호값에 의해 필터화하고 지연된 신호(선(176)을 따라서 합산기(158)에 공급됨)의 값을 변경시킨다.
선(176)을 따라서 발생된 신호가 직접 통로를 따라서 발생된 신호를 표시하는 값을 포함하기 때문에, 선(184)을 따라서 합산기(158)에 의해 발생된 출력 신호는 직접 통로를 따라서 발생된 신호를 표시하는 값만을 표시한다. 다중 통로 채널의 다른 통로를 따라서 전송된 신호를 표시하는 신호는 합산기(158)에 의해 감산된다. 신뢰도는 선(1844)을 따라서 발생된 신호 크기에 대응하는 디지탈적으로 엔코드된 신호값과 결합한다. 상기 신호를 도면에서 블럭(190)으로 표시된 채널 디코더에 인가하는 면은 신호를 더욱 정확하게 디코딩하여 디코딩 에러를 감소시키고 최종 통신 신호질을 증가시킨다. 디코더(190)는 컨볼루션얼 코더가 제 1 도의 채널 엔코더(32)로 사용될 때 소프트 결정 비터비 디코더가 바람직하다.
제 3 도는 제 2 도의 필터(140) 설계와 유사한 세가지 탭 유한 임펄스 응답(FIR) 필터의 블럭도이다. 비록 본 실시예에서 필터(140)가 9개의 탭 필터를 구비할지라도, 제3도에 도시된 세 개의 탭 필터 동작은 9개의 탭 필터 동작과 유사하다.
제 3 도의 세 개의 탭 FIR 필터(240)는 선(234)을 따라서 입력 신호를 공급받는다. 선(234)상의 신호는 순차적으로 지연 소자(248 및 254)에 공급된다. 선(234)상의 신호는 또한 계수 블럭(260)에 연결되어, 선(234)을 따라서 신호를 계수 블럭에 공급한다. 지연 소자(245)의 출력측은 계수 블럭(264)에 연결되어, 지연 소자 (254)에 의해 발생된 지연 신호를 계수 블럭(264)에 공급한다. 계수 블럭(260 내지 268)은 채널 임펄스 응답의 함수인 계수에 대응하는 값 각각의 입력 신호를 선(272,276 및 280)을 따라서 추가로 공급받는다. 계수 블럭(260,264 및 268)의 출력측은 합산기(282)에 추가로 공급된다. 합산기(282)는 계수 블럭(260,264 및 268)에 공급되는 신호를 합산하여 선(284)상의 출력 신호를 발생시킨다. 여기에 서술된 본 발명의 바람직한 실시예와 관계하여 서술된 바와 같이, 계수 블럭(264)에 의해 발생되는 출력 신호는 계수 블럭(264)에 공급되는 입력 신호가 제로값일 때 제로값이 된다.
선(234)을 따라서 필터(240)에 공급되는 신호가 비트값의 시퀀스를 형성하는 하드 결정 신호를 포함할 때, 상기 시퀀스를 지연 소자(248 내지 254)에 인가하면은 각각의 블럭의 출력측에서 신호가 선(234)을 따라서 지연 소자(248 내지 254)에 공급되는 데이타 시퀀스의 인접 비트에 대응하는 값이 되도록 한다. 9개의 탭 FIR 필터는 제 3 도의 필터(240)와 유사하지만, 도시된 바와 같이 두개의 지연 소자(즉, 소자(248 내지 254))보다 차라리 8개의 지연 소자를 구비한다. 그에 따라서, 계수 블럭의 수 또한 증대된다. 도시된 바와같이 세 개의 탭 FIR 필터와 관계하여, 지연 소자에 공급되는 데이타 스트림의 세 개의 연속 비트에 대응하는 값으로 이루어진 지연 소자 각각의 출력측에서의 신호 및 입력 신호는 각 계수 블럭(260, 264 및 268)에 의해 가중된다. 계수 블럭(260,264 및 또는 268)이 제로값일 때, 최종 신호는 상기 계수 블럭으로부터 합산기(282)로 공급되지 않는다. 제로 계수는 상기 통로를 따라서 심볼간 간섭의 부재를 표시한다. 그러나, 심볼간 간섭이 다중 통로 채널을 따라 전송되므로써 야기될 때, 게수 블럭(260-268)의 값은 제로이외의 값이 된다. 예를 들어, 만일 지연 소자(248)의 출력 신호가 "현재 데이타 비트"라 간주되는 경우, 선(234)을 따라서 공급되는 신호는 "연속 데이타 비트"값을 표시하고 지연 소자(254)의 출력측에서의 신호는 "선행 데이타 비트"값을 표시한다. 선(284)을 따라서 발생된 합산 신호는 현재 데이타 비트의 가중값과 연속 및 선행 데이타 비트의 값의 합이 되어, 다중 통로 채널을 따라서 신호를 전송하는 결과를 합성한다. 유사하게, 9개의 탭 FIR 필터는 다중 통로 채널을 따라 신호 전송되는 것을 합성하지만, 보다 많은 데이타 비트수에 의해 야기되는 간섭을 표시하는 신호를 형성한다.
제 4 도는 통신 신호가 차동적으로 엔코드된 GMSK 변조 기술에 의해 변조될때 통신 신호의 신뢰도율과 관계하는 본 발명의 신호 가중 시스템을 도시한 블럭도이다. 신호의 차동 엔코딩에 대한 것이 "GMSRecommendation 05.04 : 변조"라 칭한 논문에 상세히 서술되어 있다. 차동적으로 엔코드된 GMSK 변조 기술에 의해 변조된 신호는 다음식으로 수학적으로 표시된다.
여기서, αK는 +/-1값을 비차동적으로 엔코드된 데이타 비트이다.
값을 비차동적으로 엔코드된 데이타 비트이다.
ωc는 라디안/초의 캐리어 주파수이다.
T는 비트 주기이다.
P(t)는-Tt이고 그 밖의 경우 제로일때 P(t)=cos(πt/2T)로 근사적으로 표시되는 등가 기저대 펄스이다.
로 근사적으로 표시되는 등가 기저대 펄스이다.
복소수 기호(complex notation)를 이용하므로써,
로 표시된다.
여기서 X(t)는 실수 신호 X(t)의 복소수형(해석형)이고 Re[ ]는 브래킷([ ])내의 복소수의 실수부를 발생시키는 연산자이다.
상기 GMSK 변조된 신호가 GMSK 수신기에 의해 수신될 때, 수신기의 복조 회로 및 특히, 구적 복조기(guadrature demodulator)는 상술된 식의 제 1 항인 코사인 및 사인항을 제거하도록 동작하거나 또는 등가적으로 상술된 식의 제 2 항인 e'ωct를 제거하도록 동작하여, e'ωct인자를 상기식의 X(t) 복소수형과 승산하므로써, 실수부를 취한다. 즉,
또는, 등가적으로
(-1)항 때문에, 복조 신호의 모든 다른 비트쌍은 인버트 된다. 또다른 비트쌍의 반전은 GMSK 변조 처리와 결합된 차동 엔코딩에 따라서 야기된다.
특히, 복조는 GMSK 신호가 부가적인 잡음을 갖는 다중 통로 채널을 통해 전파된 후 얻어지는 수신 신호를 토대로 수행된다. 복조된 후, 복소수 수신 신호는 다음과 같이 표현된다.
여기서, h(t)=g(t)*P(t)는 다중 통로 채널 및 송수신기 필터를 포함한 전체 전송 채널의 응답이고 여기서 g(t)는 다중 통로 채널(여기서*는 컨볼류션을 표시한다)의 복소수 저역통과 등가 임펄스 응답이다.
ω(t)는 복소수 추가 화이트 가우스 잡음이고 r(t)는 수신 신호의 복소수 표시이다.
제 4 도를 참조하면, 구적(quadrature ) 변조기에 의해 발생된 복조 신호가 선(286)을 따라서 정합 필터(292)에 공급된다. 제 4 도에서 굵은 화살표는 화살표를 따라서 발생되는 복소수 신호를 표시한다. 상기 도시된 바와 같이, 수신된 GMSK 신호는 상기 복소수 기호를 이용하여 표현된다. 정합 필터(292)는 적응형필터이고 그것의 계수는 선(298)을 따라서 정합 필터(292)에 공급되는 채널 임펄스 응답의 함수이다. 정합 필터의 임펄스 응답은 다음식으로 정의된다.
gmf(t)=h*(-t)
여기서, 첨자*는 공액 복소수 연산을 칭하고 h(t)는 상기 규정된 전체 채널 응답이다.
정합 필터(292)는 수학적으로 다음과 같이 표현되고 선(304)을 따라서 시간 T마다 샘플되는 필터화된 복소수 신호를 발생시킨다.
여기서,
S1=[h(t)*h*(-t)ℓt=1T
및 Un 은 정합된 후의 필터리 및 샘플링한 잡음이다.
선(304)을 따라서 발생된 최종 복소수 샘플Zn은 복소수 신호 샘플을 실수형으로 변환시키는 복소수-실수 변환기(306)에 공급된다. 변환기(306)에 의해 형성된 실수 신호는 선(308)을 따라서 발생되어 선택적인 비트 인버터(310)에 결합된다. 인버터(310)는 비터비 알고리즘(314)에 공급되는 대안적인 비트쌍을 변환시킨다. 인버터(310)에 공급되는 신호의 대안적인 비트쌍은 전송에 앞서 신호의 차동 엔코딩으로 인해 인버트된다. 복소수-실수 변환기(306) 및 선택적인 샘플 인버터(310)의 결합 효과는 복소수 샘플Zn을 j-n-1승산하는 것과 등가가 되고 나서 실수부, 즉 최종곱의 Zn'-Re[j-n-1Z1]을 취한다.
제 2 도의 비터비 알고리즘과 유사한 비터비 알고리즘(314)은 상기 알고리즘에 공급되는 신호에 응답하는 데이타 시퀀스를 추정하는 트레일리스를 형성하고 채널 임펄스 응답의 함수인 계수를 선(315)을 따라서 공급받는다. 비터비 알고리즘(314)에 공급되는 실수값인 수신 신호는 다음과 같이 표현된다.
여기서, 실수값 계수 는 다음식으로 표시된다.
S1=Re[j-1S1]=Re[j-1[h(t)*h*(-t)]ℓt=1T]=S1
비터비 알고리즘은 다음식을 통해 상태 {σn-1}부터 상태 σn까지 잔존하는 매트릭(survivor metric) Jn(σn)을 최소화하는 시퀀스{αn}={αn'}으로 결정된다.
Jn(σn)=αn'Zn+max{Jn-1(σn-1}-F(σn-1, σn)}
{σn-1}{σn}
여기서, σn은 비터비 알고리즘의 현재상태이며, αn'은 추정된 데이타 비트이며, J는 잔존 메트릭이고, F는로 표현되는 가능 석세서 상태천이 메트릭(possible successor state transition metric)이고 최대화는 가능한 상태로부터로 모든 상태를 천이한다.
정합 필터(292), 복소수-실수 변환기(306), 선택적인 비트 변환기(310) 및 비터비 알고리즘(314) 모두는 최대 공산 시퀀스 추정기(MLSE)(316)를 구비한다. 제 2 도dml MLSE(116)와 유사하게 MLSE(316)는 프로세서에서 구체화된 알고리즘을 구비하는 것이 바람직하지만, 대안적으로, MLSE(316)는 하드웨어로 수행될수 있다.
비터비 알고리즘(316)은 비트 매퍼(328)에 공급되는 선(322)상의 데이타 시퀀스를 발생시킨다. 비트 매퍼(328)는 2진값의 데이타 시퀀스를 연산값으로 맵한다.(즉, 2진 제로는 양의 1값으로 맵되고 2진 1은 음의 1값으로 맵된다). 비트 매퍼(328)는 선택적인 비트 인버터(332)에 공급되는 연산 데이타 시퀀스를 선(330)을 따라서 발생시킨다. 선택적인 비트 인버터(332)는 MLSE(316)의 선택적인 비트 인버터(310)와 유사하지만 역으로 기능한다. 비트 인버터(332)는 상기 수학적인 표현의 (-1)항을 발생시키는 기능을 한다.
비트 인버터(332)는 실수-복소수 변환기(336)에 제공되는 신호를 선(334)을 따라서 발생시킨다. 변환기(336)는 MLSE(316)의 복소수-실수 변환기(306)와 유사하지만 역으로 기능하며, 작동하며, 그곳에 제공된 실수 신호를 선(338)을 따라서 복소수 형태로 변환시킨다.
선(338)상에서 발생된 상기 복소수 신호는, 제 2 도의 필터(140)와 유사한 9-탭 유한 임펄스 응답(FIR)필터를 포함하는 필터(340)에 공급되지만, 이 필터는 GMSK 신호의 전송을 합성하기 때문에, 복소수 필터이다. 즉, 필터(340)에 제공된 신호가 복소수 신호이기 때문에, 필터(340)는 복소수 FIR 필터이다. 필터(340)는 위에서 정의된 것과 동일한 공식에 의해 좌우되는 채널 사운딩 동작에 의해 그곳에 제공된 계수를 가진 적응형 필터이며, 상기 공식은 선(315)상의 비터비 알고리즘(314)에 제공된 계수를 정의한다. 상기 계수는 선(314)상에 제공되고, 복소수 변환기(342)에 의해 복소수 형태로 변환ㄷ하며, 선(344)상에서 필터(340)에 제공된다.
필터(340)는 다중 통로 채널을 합성하고, 그에 따라 선(338)상에 제공된 복소수 신호의 전송을 합성시키도록 제 2 도의 필터(140)와 비슷한 방식으로 기능한다(마찬가지로, 필터(340)의 특성이 정합된 필터(292)의 동작을 보상하도록 수정된다). 필터(340)의 중앙 탭은 전송된 신호의 직접적인 경로가 합성되지 않도록 제로의 계수를 갖는 필터(340)는 복소수-실수 변환기(354)에 공급되는 선(350)상에 신호를 발생시킨다. 상기 복소수-실수 변환기는 선(315)상에 제공된 복소수 신호를 MLSE(316)의 변환기(306)와 유사한 방식에 의해 실수 형태로 변환시킨다.
변환기(354)는 반전되어 합산기(358)에 공급되는 신호를 선(356)을 따라서 발생시킨다. 가산기(358)에는 추가로 변환기(356)에 의해 선(308)상에 발생되는 신호가 제공되며, 지연 소자(364)에 의해 시간적으로 적절하게 지연된다. 도면에 표시된 바와 같이, 변환기(106)에 의해 발생된 신호가 선(370)상에서 지연 소자(364)에 제공되고, 지연 소자(364)에 의해 발생된 상기 지연 신호가 선(376)상에서 가산기(358)에 제공된다. 지연 소자(364)는 필터(340)에 의해 형성되는 다중통로 채널상에서 발생된 데이타 시퀀스의 전송을 합성시키는데 요구되는 연속 동작 및 비터비 알고리즘(314)에 필요한 시간 주기에 대응하는 시간 주기동안 합산기에 제공된 신호를 지연시킨다.
제 2 도의 가산기(158)와 유사한 가산기(358)는 선(380)상에 합성된 차 신호를 발생시킨다. 선(380)은 신호의 변조 합성에 앞서 비트 인버터(332)에 의해 재도입되는 교호 데이타 비트쌍의 비트 반전을 제거하도록 동작하는 비트 인버터(382)에 연결된다. 디코딩 동작을 실행하는 수신기 디코더(즉, 제 2 도의 채널 디코더와 비슷한 채널 디코더)에 제공될 수도 있는 반전되지 않은 신호가 선(384)상에서 비트 인버터(382)에 의해 발생된다.
제 5 도의 블럭도를 참조하며, 다중통로 채널에 의해 전송된 GMSK -변조 신호에 신뢰도를 부가시키는 본 발명에 따른 신호 가중 시스템의 또다른 실시예가 도시된다. 제 5 도의 블럭도는 실수 FIR 필터(제 4 도 실시예에서 사용된 복소수 FIR 필터와 달리)를 사용하는 본 발명에 따른 시스템을 도시한다.
제 4 도의 블럭도와 비슷하게, 구적 복조기에 의해 발생된 복소수 신호가 선(386)상에서 정합 필터(392)에 제공된다. 정합 필터(392)는 적응형 필터이며 추가로 선(398)상에서 채널 임펄스 응답의 함수인 계수를 수신한다. 정합 필터(398)는 복소수-실수 변환기(406)에 제공되는 선(404)상에 필터링된 신호를 발생시킨다. 복소수-실수 변환기(406)는 선(404)상의 변환기에 제공된 복소수 신호를 선(408)상에서 실수 형태로 변환시킨다. 선(408)은 비트 인버터(410)에 연결된다. 비트 인버터(410)는 제 4 도의 비트 인버터(310)와 비슷한 방식으로 그곳에 제공된 신호의 교호 비트쌍을 반전시킨다. 반전되지 않은 신호가 비터비 알고리즘(414)에 제공되는 선(412)상에서 비트 인버터(410)에 의해 발생된다. 비터비 알고리즘(414)에 채널 임펄스 응답의 함수인 계수가 선(415)상에서 제공되며, 이 계수는 선(315)상에서 제 4 도의 비터비 알고리즘(314)에 제공되는 채널 임펄스 응답의 계수를 정의하는데 사용된 것과 동일한 공식에 의해 좌우될 수도 있다. 정합필터(392), 복소수-실수 변환기(406), 비트 인버터(410) 및 비터비 알고리즘(414) 모두 최대 공산시퀀스 추정기(MLSE)(416)를 포함한다.
비터비 알고리즘(414)은 선(422)상에서 추정된 비트 스트림을 발생시키기 위한 트레일리스를 형성한다.
선(422)은 비트 매퍼(428)에 연결된다. 비트 매퍼(428)는 제 4 도의 비트 매퍼(328)와 유사한 방식으로 기능하며 필터(440)에 바로 제공되는 선(430)상에 연산 신호를 발생시킨다. 필터(440)는 적응형 9-탭, 실수 유한 임펄스 응답(FIR) 필터이다. 필터(440)에 채널 임펄스 응답의 함수인 실수 계수가 제공된다. 상기 계수는 선(442)상에 제공되고, 변환기(444)에 의해 실수 형태로 변환되며, 선(448)상에서 필터(440)에 제공된단.
필터(440)는 다중통로 채널을 합성시키기 위해 제 4 도의 필터(340)와 제 2 도의 필터(140)의 동작과 유사한 방식으로 동작한다(필터(440)는 정합 필터, 여기서는 정합 필터(392)의 동작을 보상하도록 다시 수정된다). 다시, 필터의 중앙 탭은 제로의 계수를 갖게된다. 선(430)상에 발생된 연산 신호가 필터(440)에 제공될 때, 다중통로 채널을 통한 신호의 전송이 합성된다. 필터(440)는 선(446)에 출력 신호를 내고 그 출력의 반전된 신호가 합산기(458)에 공급된다.
특히 선(430)상으로 필터(440)에 공급된 신호는 시퀀스 {αk'}이며 여기서 αk'는 상기의 MLSE 추정기에 의해 추정된 데이타 비트의 산술적 표현(arithmetic representation)이며 ±1의 값을 취한다. 따라서 선(446)상의 FIR 필터의 출력은 다음식으로 표시될 수 있다.
여기서 fk는 복소 계수(Sk)로부터 변환기(444)에 의해 만들어지 k번째 FIR 실계수이며, k가 0이 아닐때는 fk=Re[j-kSk]이며 k가 0이면 0이 된다. 상기 식으로부터 k=-4,··,0,··,4 등에 대한 fk는 Sr4, -Si3, -Sr2, Si1, 0, Si1, -Sr2, -Sr2, -Si3, Sr4으로 표현될 수 있는데 여기서 Srk및 Sik는 각각 Sk의 실수부 및 허수부를 나타낸다.
선(470)상의 신호는 제 4 도의 선(310)상의 신호와 같으며 다음과 같이 표시된다.
단 Un'은 부가적 실제 잡음(additive real noise)이다.
MLSE로부터의 결정이 옳다로 가정하면, 즉, αn'이 전송된 비트(αn)와 같다면, 상기 식으로부터 합산기(458)의 출력은 αnSo+Un'이 된다. MLSE 추정 이론으로부터 이 값의 크기는 결정의 신뢰성(reliability of the decision)(αn)을 가리킴을 알 수 있다. 이와 같은 결론은 MLSE 가 가끔 틀린 결정을 할 때에도 근사적으로 유효하다. 이와 같이 합산기(458)의 출력은 수신기 디코더에 대한 소프트 결정 정보로서 사용될 수 있다.
또 합산기(458)는 지연 소자(464)에 의해 적당히 지연되어 있고 선(412)상의 비트 인버터(410)에 의해 발생된 비반전된 신호를 추가적으로 공급받는다. 비트 인버터(412)에 의해 발생된 비반전된 신호는 선(470)상의 지연 소자(464)에 공급되며 지연소자(464)는 합산기(458)에 결합된 선(476)에 비반전된 지연된 신호를 발생한다. 지연 소자(464)는 비터비 알고리즘(414)에서 필요한 시간 주기에 해당하는 시간 주기동안 선(430)에 발생된 신호의 전송을 합성하기 위해 공급된 신호를 지연시킨다. 합산기(458)는 차 신호를 선(484)에 발생하여 그 신호를 디코드하기 위해 수신기 디코더로 공급한다. 수신기 디코더는 소프트 결정 비터비 디코더로 구성된다.
제 6 도는 본 발명의 신호 가중 시스템의 블럭선도이며 다중통로 채널상의 잡음에 따라서 GMSK 변조된 신호 등의 일부와 신뢰도를 관계시키는 신호를 가중시키기 위한 수단을 더 포함하고 있다. 제 5 도의 블럭선도와 마찬가지로 구적 복조기에 의해 발생된 복소수 신호는 선(486)상의 정합 필터(492)에 공급된다. 정합필터(492)는 적응형 필터이며 선(498)상의 채널 임펄스 응답의 함수인 계수가 제공된다. 정합 필터(492)는 신호를 선(504)에 발생시켜 복소수 대 실수 변환기(506)에 공급한다. 변환기(506)는 선(508)에 실수 신호를 발생하여 선택적 비트 인버터(510)에 공급한다. 비트 인버터는 제 5 도의 비트 인버터(410)와 유사한 방식으로 동작하며 선(512)에 비반전된 출력 신호를 발생하여 비터비 알고리즘(514)에 공급한다. 비터비 알고리즘(514)은 선(515)상의 채널 임펄스 응답의 함수인 계수를 공급받는다. 정합 필터(492), 변환기(506), 인버터(510) 및 비터비 알고리즘(514)은 해칭으로 도시된 블럭(516)으로 나타내어진 최대 공산 시퀀스 추정기(MLSE)를 이룬다.
비터비 알고리즘(514)은 선(512)상의 비터비 알고리즘에 신호를 인가하는 것에 응답하여 데이타 시퀀스를 추정하도록 동작하는 트레일리스를 형성한다. 추정된 시퀀스는 선(522)상에 발생되어 비트 매퍼(528)에 공급된다. 비트 매퍼(528)는 비트 매퍼에 공급된 이진값 데이타 스트림을 산술값(즉, ±1)으로 변환하도록 동작한다. 비트 매퍼(528)에 의하여 형성된 산술 데이타 스트림은 선(530)에 발생되고 제 5 도의 필터(440)와 유사하게 9개 탭으로된 실수 FIR 필터로 구성되어 있는 필터(540)에 공급된다. 필터(540)는 채널 임펄스 응답의 함수인 실계수를 공급받는다. 계수는 선(542)에 공급되는 변환기(554)에 의해 변환되어 실수형태로 되며 선(548)의 필터(540)에 공급된다. 다시, 필터(540)의 중앙 탭(center tap)의 계수는 0이 된다(필터(540)의 특성은 정합필터(492)의 효과를 보상하기 위해 수정된다).
선(530)상의 산술 데이타 스트림은 9개 탭의 실수 FIR 필터로 채널 임펄스 응답의 함수인 계수를 갖는 필터(560)에 부가적으로 공급된다. 필터(560)는 모든 다중 통로 신호 성분이 존재하는 채널을 합성하며(이번에는 직접 통로에 해당하는 것을 포함) 데이타 스트림을 그곳에 인가함으로써 전송 채널상에 신호의 전송을 합성할 수 있다. 필터(560)에 의해 형성된 신호의 반전이 합산기(562)에 공급된다.
합산기(558 및 562)는 비트 인버터(510)에 발생되고 지연 소자(564)에 의해 적당히 시간 지연된 비반전 신호를 공급받는다. 선(570)은 비트 인버터(510) 및 지연 소자(564)에 상호 접속되며 지연 소자(564)는 선(576)에 지연된 비반전 신호를 발생하여 가산기(558 및 562)에 공급한다. 가산기(562)의 출력은 에러 신호(ei)이며, 선(586)상의 블럭(588)으로 공급되어 선(586)의 블럭(588)에 공급된 신호의 샘플 분산(sample variance)을 계산한다. 샘플 분산은 블럭(588)내에 도시된 식에 따라 계산된다. 계산된 샘플 분산은 선(590)상의 블럭(592)으로 공급되며 여기에서 도시된 바와 같이 샘플 분산은 인자(1/Sro)와 스케일(scale)된다. Sro는 정합 필터 계수의 제로 지상 자동 상관(zero-lag auto correlation)이다. 게다가, Sro는 정합필터 계수의 복소 벡터와 그 자신과의 내적(inner product)이다. 블럭(592)에서 계산되는 스케일된 샘플 분산은 선(594)상의 제산기(598)에 공급된다. 제산기(598)는 선(584)상의 신호값을 선(594)상의 신호로 나누어 수신기 디코더에 공급되는 신호를 라인(60)상에 발생시켜 신호를 디코딩한다.
제 7 도는 참조 번호(700)로 나타내어진 송수신기를 나타내는데 이 송수신기는 그 일부로써 본 발명의 신호가중 시스템을 사용한다. 예를들면 송수신기(700)는 셀룰러 통신 시스템에서 사용되어진 무선 전화기를 포함할 수도 있다. 송수신기부(700)의 수신기부는 또한 페이저 등의 수신기 전용 유닛(receiver -only unit)과 유사하게 기능한다는 것에 주의한다. 본 발명의 신호 가중 시스템이 페이저 등의 수신기의 일부로서 사용될 수 있다는 것도 주목하자.
다중통로 채널에 전송되는 신호는 안테나(706)에 의해 수신된다. 앞에서 주목한 바와 같이 다중통로 채널은 잡음이 많은 채널일 수도 있으며 심볼간 간섭이 다중통로 채널로 신호를 전송하는 결과로써 형성될 수도 있다.
안테나(706)에 의해 수신된 신호는 선(718)상의 필터(712)에 공급된다. 필터(712)는 들어온 신호를 필터링하여 선(718)상에 필터링된 신호를 발생한다. 선(718)은 선(730)상으로 발진 신호를 받아들이는 혼합기(724)와 결합되어 있고 기준 발진기(746)의 발진 주파수에 응답하는 주파수 합성기(738)에 의해 형성되며, 발진 신호는 선(752)상의 합성기(738)에 접촉되어 있는 곳에서 발생한다. 혼합기(724)는 선(718)상으로 공급되는 신호를 주파수 하향으로 변환하고 필터(764)에 공급되는 다운 변환된 신호를 선(758)에 발생시킨다. 필터(764)는 제 2 혼합기(780)에 공급되는 필터링된 신호를 선(772)상에 발생시킨다.
혼합기(780)는 발진기(792)에 의해 공급되는 발진 신호 입력을 선(786)상에서 수신한다. 발진기(792)의 발진 주파수는 기준 발진기(746)의 발진 주파수에 의해 제어되고 선(798)상의 발진기(746)와 결합되어 있다. 혼합기(780)는 복조기 회로(810)로 공급되는 제 2 의 다운 변환된 신호를 선(804)상에 발생시킨다.
예를 들어, 복조기 회로(810)는 송수신기(700)에 전송된 신호가 GMSK 복조된 신호로 구성되어 있을 때 구적 복조기를 구성한다. 복조기(810)는 A/D변환기(812)로 공급되는 복조된 시호를 선(811)상에 발생시키고 필터(822)와 정합된다.
정합 필터(822)는 상술한 바와 같이 적응 필터이고, 선(828)의 채널 임펄스 응답 함수인 계수를 공급받는다. 정합 필터(822)는 비터비 알고리즘(840)에 공급되는 신호를 선상에 발생시킨다. 정합 필터(822) 및 비터비 알고리즘(840)은 해치로 도시된 바와 같이 도면에서 블럭(848)으로 표시되는 MLSE를 구성한다.
비터비 알고리즘(840)은 비트 매퍼(856)에 공급하고 선상에 하드 결정 신호를 발생한다. 비트 매퍼(856)는 공급되는 2진수 데이타 시퀀스의 논리값을 산술형으로 변환하고 적응형 필터(872)로 공급되는 선(864)상의 산술 데이타 스트림을 발생시킨다. 적응형 필터(872)는 다중통로 채널부분(즉, FIR 필터는 직접 통로를 제외하고 다중통로 채널을 합성한다.)을 합성하는 9탭, FIR이고, 선(880)상의 임펄스 응답 함수인 계수를 공급받는다.
필터(872)는 합산기(896)에 공급되는 신호를 라인(888)상에 발생시킨다. 합산기(896)는 부가적으로 지연 소자(904)에 의해 제시간에 적절하게 지연되는 선(834)상의 필터(822)에 의해 발생되는 신호를 공급받는다. 합산기(896)는 소프트 결정 컨볼루션얼 디코더를 구비하는 채널 디코더(918)에 공급되는 선(910)상의 다른 신호를 발생시킨다. 디코더(918)는 공급받은 소프트 결정 신호를 디코드하고 음성 디코더(926)로 공급되는 디코드된 신호를 라인(924)상에 발생시킨다. 음성 디코더(924)는 스피커(930)와 같은 트랜스듀서에 공급되는 신호를 라인(928)상에 발생시켜 디코드된 신호를 인간이 감지할 수 있는 형태로 변환시킨다. 참조 번호(822-896)가 가리키는 회로 소자는 해치로 도시된 블럭(940)에 의해 둘러쌓여 있고, 제 2 도의 신호 가중 시스템의 블럭도와 유사하다. 제 4, 5 또는 6도의 신호 가중 시스템은 블럭(940)내에서 회로를 형성하도록 활용될 수도 있다.
제 7 도의 블럭도는 음성/소스/채널 엔코더(948)(마이크로폰과 같은 트랜스듀서를 부가적으로 구성하고), 변조기(956), 혼합기(962), 옵셋 발진기(958),혼합기(960), 혼합기(962), 필터(968) 및 증폭기(974) 등을 구비하는 송수신기(700)의 송신부를 상세히 도시한다. 증폭기(974)에 의해 발생되는 증폭 신호는 라인(960)상의 안테나(706)에 인가되어 이 안테나로부터 전송을 허용한다.
이제, 제 8 도의 논리 흐름도를 보면, 전송 채널상에 전송되고 수신기에 의해 수신되는 통신 신호분과 신뢰수준을 관계시키는 본 발명 방법의 단계가 도시되어 있다. 블럭(980)이 가리키는 바와 같이, 일단 수신기에 의해 수신되는 통신 신호는 등화된다. 다음에, 블럭(984)으로 가리키는 바와 같이 전송 채널에 전송되기 앞서 통신 신호를 표시하는 등화된 신호가 발생하게 된다. 다음으로, 블럭(988)이 가리키는 바와 같이, 등화된 신호의 전송은 합성(직접 통로로 통하는 것은 제외하고)되고, 합성되어 재전송되는 신호가 발생한다. 최종적으로, 블럭(992)이 가리키는 바와 같이, 전송 채널에 의해 전송되고 수신기에 의해 수신되는 통신 신호 부분의 값은 수신기에 의해 수신된 통신 채널에 신뢰도를 부가하는 합성된 신호부분에 대응하는 값에 응답하도록 변환된다.
본 발명이 여러 도면에 도시된 바와 같은 양호한 실시예와 관련하여 서술되는 동안, 당업자는 본 발명을 토대로 각종 수정 및 변경을 행할 수 있다는 것을 알 수 있었다. 예를들어, 일반적으로, L 심볼 주기까지의 지연 간격을 가지고 다중통로 채널을 통해 전송되는 M-ary 변조의 경우, 본 실시예에서는 다중통로 신호 재구성하기 위하여 9-탭 FIR 필터를 갖는 2진수 16상태 MLSE 채널 이퀄라이저를 사용하지만, 최종 실시예는 다중통로 신호 재구성하기 위하여 2L+1탭 FIR 필터를 갖는 M-ary, 상태 MLSE 이퀄라이저를 사용한다. 게다가, 본 발명은 다중통로 이동 무선 채널에 제한되어 있지 않으며, 마이크로웨이브 무선 링크, 위성 채널, 배선 채널 등등을 포함하며 심볼간 간섭이 초래되는 다른 채널에 적용될 수 있다. 그러므로 본 발명은 어떤 한 실시예에 국한되는 것이 아니라, 첨부된 청구항의 기술에 따라 광범위하게 해석되어야 한다.

Claims (10)

  1. 다중통로 전송 채널에 따라서 전송되어 수신기(700)에 수신되는 통신 신호의 부분에 신뢰도를 부가하는 신호 가중 시스템(86-190 ; 286-384 ; 386-484 ; 486-600 ; 940)에 있어서, 상기 전송 채널에 따라 전송된 후 상기 통신 신호를 표시하는 수신 신호를 수신하며, 상기 수신 신호를 등화하고 상기 다중통로 전송 채널을 따라 전송되기 전에 상기 통신 신호를 표시하는 등화된 신호를 발생시키는 이퀄라이저 회로(116 ; 316 ; 416 ; 516 ; 822-840)와, 상기 이퀄라이저 회로에 의해 발생된 상기 등화된 신호부분의 전송을 합성하고, 상기 다중통로 전송 채널의 임의 통로를 따라서 전송된 신호를 표시하는 합성된 신호를 발생시키는 합성기 회로(140 ; 340 ; 440 ; 540-560 ; 872)와, 상기 수신된 신호 및 합성된 신호를 표시하는 신호를 수신하며, 상기 합성된 신호의 대응 부분들의 값에 응답하여 상기 수신된 신호를 표시하는 상기 신호 부분의 값을 변경시키므로써 상기 수신기에 의해 수신된 상기 통신 신호에 신뢰도를 부가하는 신호 변경 회로(158 ; 358 ; 458 ; 558-562 ; 598 ; 896)를 구비하는 신호 가중 시스템.
  2. 제 1 항에 있어서, 상기 이퀄라이저는 최대 공산 시퀀스 추정기(116 ; 316 ; 416-516 ; 822-840)를 구비하는 신호 가중 시스템.
  3. 제 1 항에 있어서, 상기 이퀄라이저(316 ; 516)는 상기 통신 신호가 복소수의 통신 신호를 포함할 때 상기 통신 신호를 실수형으로 변환시키는 복소수-실수 변환기(306 ;506)를 구비하는 신호 가중 시스템.
  4. 제 1 항에 있어서, 상기 등화된 신호의 전송을 합성시키는 상기 회로는 적어도 하나의 적응형 필터(140 ; 340 ; 440 ; 540-560 ; 872)를 구비하는 신호 가중 시스템.
  5. 제 4 항에 있어서, 상기 적응형 필터는 유한 임펄스 응답 필터(140 ; 340 ; 440 ; 540-560 ; 872)를 구비하는 신호 가중 시스템.
  6. 제 4 항에 있어서, 상기 전송 합성 회로(540 ; 560)는 상기 합성된 전송 채널상에 형성된 심볼간 간섭의 레벨을 표시하는 레벨값을 갖는 제 1 합성된 신호를 발생시키는 제 1 적응형 필터(540)와, 상기 합성된 전송 채널상에서 형성된 시간 변화 잡음 레벨을 표시하는 레벨값을 갖는 합성된 신호를 발생시키는 제 2 적응형 필터(560)를 구비하는 신호 가중 시스템.
  7. 제 6 항에 있어서, 상기 변경 회로 (598)는 상기 제 1 합성되어 재전송된 신호 및 상기 제 2 합성되어 재전송된 신호의 대응부분의 값에 응답하여 상기 통신 신호부분의 값을 변경하는 신호 가중 시스템.
  8. 제 7 항에 있어서, 상기 전송 합성 회로(340)는 복소수 변조된 신호를 합성하는 수단(336 ; 354)을 더 구비하는 신호 가중 시스템.
  9. 제 1 항에 있어서, 상기 신호 변경 회로 (158 ; 358 ; 458 ; 558-562 ; 598 ; 896)는 전송 채널을 따라서 전송되어 상기 수신기에 의해 수신된 상 통신 신호 부분을 상기 전송 합성 회로(140 ; 340 ; 440 ; 540-560 ; 872)에 의해 발생된 상기 합성된 신호의 상기 대응부분의 역과 합산하는 수단(158 ; 358 ; 458 ; 558-562 ; 598 ; 896)을 구비하는 신호 가중 시스템.
  10. 제 9 항에 있어서, 상기 합산 수단(158 ; 358 ; 458 ; 558-562 ; 598 ; 896)은 소프트 결정 출력 신호를 발생시키는데, 상기 전송 채널을 따라서 전송되어 상기 수신기에 의해 수신된 상기 신호부분의 값의 변경이 상기 수신기에 의해 수신된 통신 신호에 부가된 신뢰도를 표시하는 신호 가중 시스템.
KR1019920702680A 1991-02-28 1992-02-12 신호 가중 시스템 KR960003835B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US07/662,049 US5142551A (en) 1991-02-28 1991-02-28 Signal weighting system for digital receiver
US662,049 1991-02-28
US662049 1991-02-28
PCT/US1992/001162 WO1992016054A1 (en) 1991-02-28 1992-02-12 Signal weighting system for digital receiver

Publications (2)

Publication Number Publication Date
KR930701027A KR930701027A (ko) 1993-03-16
KR960003835B1 true KR960003835B1 (ko) 1996-03-22

Family

ID=24656172

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920702680A KR960003835B1 (ko) 1991-02-28 1992-02-12 신호 가중 시스템

Country Status (13)

Country Link
US (1) US5142551A (ko)
JP (1) JP2998992B2 (ko)
KR (1) KR960003835B1 (ko)
CN (1) CN1027335C (ko)
AU (1) AU637545B2 (ko)
BR (1) BR9204765A (ko)
CA (1) CA2075051C (ko)
DE (2) DE4290581C2 (ko)
FR (1) FR2673781B1 (ko)
GB (1) GB2262416B (ko)
IT (1) IT1258357B (ko)
MX (1) MX9200866A (ko)
WO (1) WO1992016054A1 (ko)

Families Citing this family (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5321705A (en) * 1990-11-21 1994-06-14 Motorola, Inc. Error detection system
US5142551A (en) * 1991-02-28 1992-08-25 Motorola, Inc. Signal weighting system for digital receiver
US5263026A (en) * 1991-06-27 1993-11-16 Hughes Aircraft Company Maximum likelihood sequence estimation based equalization within a mobile digital cellular receiver
US5214675A (en) * 1991-07-02 1993-05-25 Motorola, Inc. System and method for calculating channel gain and noise variance of a communication channel
CA2076099A1 (en) * 1991-09-03 1993-03-04 Howard Leroy Lester Automatic simulcast alignment
US5285480A (en) * 1991-09-03 1994-02-08 General Electric Company Adaptive MLSE-VA receiver for digital cellular radio
CA2097693C (en) * 1991-10-21 1999-12-21 Bruce Dale Mueller System and method for calculating a state transition metric in a viterbi equalizer
FI91819C (fi) * 1991-11-05 1994-08-10 Nokia Mobile Phones Ltd Menetelmä kahden eri taajuusalueella toimivan digitaalisen radiopuhelimen taajuuksien muodostamiseksi
GB2268653B (en) * 1991-12-16 1995-08-30 Motorola Inc Optical distribution system
FI90477C (fi) * 1992-03-23 1994-02-10 Nokia Mobile Phones Ltd Puhesignaalin laadun parannusmenetelmä lineaarista ennustusta käyttävään koodausjärjestelmään
JPH05315977A (ja) * 1992-05-12 1993-11-26 Hitachi Ltd 軟判定最尤復号方法および復号器
SE470372B (sv) * 1992-06-23 1994-01-31 Ericsson Telefon Ab L M Metod jämte anordning att uppskatta kvaliten vid ramfelsdetektering i mottagaren hos ett radiokommunikationssystem
FI93068C (fi) * 1992-07-27 1995-02-10 Nokia Mobile Phones Ltd Kytkentä häiriöiden haittavaikutusten pienentämiseksi sovitettua suodatinta käyttävissä vastaanottimissa
FI91579C (fi) * 1992-08-20 1994-07-11 Nokia Mobile Phones Ltd Dekoodaus käyttäen lineaarista metriciä ja häiriön estimointia
US5381359A (en) * 1992-08-27 1995-01-10 Quantum Corporation Adaptation and training of digital finite impulse response filter within PRML sampling data detection channel
US5546429A (en) * 1992-11-09 1996-08-13 Motorola, Inc. Frequency hopping code division multiple access radio communication unit
DE4240609C2 (de) * 1992-12-03 1995-05-11 Grundig Emv Verfahren zur Frequenzgangkorrektur
EP0682414B1 (en) * 1993-11-29 2001-11-21 Oki Electric Industry Company, Limited Device for estimating soft judgement value and device for estimating maximum likelihood system
US5533063A (en) * 1994-01-31 1996-07-02 The Regents Of The University Of California Method and apparatus for multipath channel shaping
FR2718906B1 (fr) 1994-04-13 1996-05-24 Alcatel Mobile Comm France Procédé d'adaptation de l'interface air, dans un système de radiocommunication avec des mobiles, station de base, station mobile et mode de transmission correspondants.
US5844951A (en) * 1994-06-10 1998-12-01 Northeastern University Method and apparatus for simultaneous beamforming and equalization
JP2864988B2 (ja) * 1994-06-21 1999-03-08 日本電気株式会社 軟判定信号出力形受信機
US5630208A (en) * 1994-07-19 1997-05-13 Trimble Navigation Limited Adaptive multipath equalization
JPH0877726A (ja) * 1994-09-06 1996-03-22 Hitachi Ltd ディジタル信号処理装置、誤り検出方法および記録媒体再生装置
JP3109389B2 (ja) * 1994-09-30 2000-11-13 アイコム株式会社 適応フィルタシステム
JPH08329619A (ja) * 1994-10-27 1996-12-13 Hitachi Ltd データ再生方法、データ再生装置、およびデータ再生用回路
KR970010242B1 (ko) * 1994-11-08 1997-06-23 엘지정보통신 주식회사 디지틀 통신시스팀의 판정에러 정정 방법 및 이를 실현하기 위한 디지틀 통신시스팀
US5742907A (en) * 1995-07-19 1998-04-21 Ericsson Inc. Automatic clear voice and land-line backup alignment for simulcast system
US5864754A (en) * 1996-02-05 1999-01-26 Hotto; Robert System and method for radio signal reconstruction using signal processor
US8280334B2 (en) 1996-02-05 2012-10-02 American Radio Llc System and method for radio signal reconstruction using signal processor
US5815507A (en) * 1996-04-15 1998-09-29 Motorola, Inc. Error detector circuit for digital receiver using variable threshold based on signal quality
US5715282A (en) * 1996-05-08 1998-02-03 Motorola, Inc. Method and apparatus for detecting interference in a receiver for use in a wireless communication system
US6646995B1 (en) 1996-10-11 2003-11-11 Alcatel Cit Method of adapting the air interface and mobile radio system and corresponding base transceiver station, mobile station and transmission mode
GB2319930B (en) * 1996-11-27 2001-05-16 Sony Uk Ltd Storage and transmission of one-bit data
GB2320663B (en) * 1996-12-20 2001-09-12 Motorola Ltd Signal processing in digital radio receivers
JP3375139B2 (ja) * 1997-06-03 2003-02-10 株式会社エヌ・ティ・ティ・ドコモ アダプティブアレイ送受信機
US6137997A (en) * 1998-08-04 2000-10-24 Motorola, Inc. Circuit for receiving and transmitting signals and method
US6317470B1 (en) 1998-09-15 2001-11-13 Ibiquity Digital Corporation Adaptive weighting method for orthogonal frequency division multiplexed soft symbols using channel state information estimates
DE19906865C2 (de) * 1999-02-18 2003-03-13 Infineon Technologies Ag Verfahren und Einrichtung zur Entzerrung und Decodierung eines Datensignals
US7072414B1 (en) * 1999-09-07 2006-07-04 The Aerospace Corporation Gaussian minimum shift keying (GMSK) precoding communication method
WO2001028148A1 (en) * 1999-10-11 2001-04-19 Nokia Networks Oy A method for identifying bad frames
JP2001186064A (ja) * 1999-12-22 2001-07-06 Matsushita Electric Ind Co Ltd インパルス応答推定器および伝搬路推定方法
US6683905B1 (en) 2000-04-17 2004-01-27 Rf Micro Devices, Inc. Dual-mode receiver
US6778618B1 (en) * 2000-08-16 2004-08-17 Agere Systems, Inc. Methods and devices for minimizing interblock interference in discrete multi-tone devices
WO2002031815A1 (en) * 2000-10-13 2002-04-18 Science Applications International Corporation System and method for linear prediction
US7095754B2 (en) 2000-11-03 2006-08-22 At&T Corp. Tiered contention multiple access (TCMA): a method for priority-based shared channel access
US7072392B2 (en) * 2000-11-13 2006-07-04 Micronas Semiconductors, Inc. Equalizer for time domain signal processing
FR2819963B1 (fr) * 2001-01-23 2004-07-16 Gerard Salut Recepteur particulaire pour l'estimation optimale conjointe de l'information digitale et continue dans les signaux a modulation pulsee
US6829297B2 (en) * 2001-06-06 2004-12-07 Micronas Semiconductors, Inc. Adaptive equalizer having a variable step size influenced by output from a trellis decoder
US7190744B2 (en) * 2001-06-07 2007-03-13 Micronas Semiconductors, Inc. Error generation for adaptive equalizer
US7570576B2 (en) * 2001-06-08 2009-08-04 Broadcom Corporation Detection and mitigation of temporary (bursts) impairments in channels using SCDMA
US7418034B2 (en) * 2001-06-19 2008-08-26 Micronas Semiconductors. Inc. Combined trellis decoder and decision feedback equalizer
US7277413B2 (en) 2001-07-05 2007-10-02 At & T Corp. Hybrid coordination function (HCF) access through tiered contention and overlapped wireless cell mitigation
US7136361B2 (en) 2001-07-05 2006-11-14 At&T Corp. Hybrid coordination function (HCF) access through tiered contention and overlapped wireless cell mitigation
US7248600B2 (en) 2001-11-02 2007-07-24 At&T Corp. ‘Shield’: protecting high priority channel access attempts in overlapped wireless cells
US7245605B2 (en) 2001-11-02 2007-07-17 At&T Corp. Preemptive packet for maintaining contiguity in cyclic prioritized multiple access (CPMA) contention-free sessions
US7245604B2 (en) 2001-11-02 2007-07-17 At&T Corp. Fixed deterministic post-backoff for cyclic prioritized multiple access (CPMA) contention-free sessions
JP2005518720A (ja) * 2002-02-20 2005-06-23 エクストリームスペクトラム，インコーポレイテッド Ｍ元直交コード化通信方法及びシステム
US7593357B2 (en) 2002-03-28 2009-09-22 Interdigital Technology Corporation Transmit processing using receiver functions
US7321642B2 (en) * 2002-04-05 2008-01-22 Micronas Semiconductors, Inc. Synchronization symbol re-insertion for a decision feedback equalizer combined with a trellis decoder
US7272203B2 (en) * 2002-04-05 2007-09-18 Micronas Semiconductors, Inc. Data-directed frequency-and-phase lock loop for decoding an offset-QAM modulated signal having a pilot
US6995617B2 (en) * 2002-04-05 2006-02-07 Micronas Semiconductors, Inc. Data-directed frequency-and-phase lock loop
US7376181B2 (en) * 2002-04-05 2008-05-20 Micronas Semiconductors, Inc. Transposed structure for a decision feedback equalizer combined with a trellis decoder
US8082286B1 (en) 2002-04-22 2011-12-20 Science Applications International Corporation Method and system for soft-weighting a reiterative adaptive signal processor
US7197094B2 (en) * 2002-06-18 2007-03-27 Ralink Technology, Inc. Symbol-based decision feedback equalizer (DFE) with maximum likelihood sequence estimation for wireless receivers under multipath channels
AU2003286602A1 (en) * 2002-10-25 2004-05-25 Science Applications International Corporation Adaptive filtering in the presence of multipath
GB0227507D0 (en) * 2002-11-26 2002-12-31 Koninkl Philips Electronics Nv Multipath mitigation
US8437347B2 (en) * 2003-10-14 2013-05-07 Qualcomm Incorporated Scalable encoding for multicast broadcast multimedia service
WO2007010889A1 (ja) * 2005-07-15 2007-01-25 Nec Corporation 適応ディジタルフィルタ、ｆｍ受信機、信号処理方法、およびプログラム
EP1988645A4 (en) * 2006-02-01 2014-01-15 Nec Corp DETERGENT DEVICE AND DECODER PROCESS
EP2750332B1 (en) * 2006-02-13 2015-08-12 BelAir Networks Inc. System and method for packet timing of circuit emulation services over networks
EP1971093B1 (en) * 2007-03-15 2015-05-06 Mitsubishi Electric R&D Centre Europe B.V. Improved channel estimation error determination in a Wiener filtering based receiver
US8448054B2 (en) * 2009-04-09 2013-05-21 Eric Morgan Dowling Signal mapper for reducing error coefficient
CN101860512B (zh) * 2010-05-07 2014-05-07 深圳国微技术有限公司 多载波系统中脉冲噪声抑制与解映射软判决方法及系统
CN102238118B (zh) * 2011-08-12 2014-04-09 电信科学技术研究院 一种基于信道响应估计的测量方法及其装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2304829A1 (fr) * 1975-03-21 1976-10-15 Ferodo Sa Butee de debrayage
GB2087198B (en) * 1980-10-28 1985-02-27 Plessey Co Ltd Data decoding
NO163120C (no) * 1987-05-19 1990-04-04 Sintef Fremgangsmaate ved demodulasjon i digitale kommunikasjonssystemer med flerbane-propagasjon.
US4885757A (en) * 1987-06-01 1989-12-05 Texas Instruments Incorporated Digital adaptive receiver employing maximum-likelihood sequence estimation with neural networks
DE3744075A1 (de) * 1987-12-24 1989-07-13 Licentia Gmbh Verfahren zur entzerrung von dispersiven, linearen oder naeherungsweise linearen kanaelen zur uebertragung von digitalen signalen sowie anordnung zum ausfuehren des verfahrens
US4995104A (en) * 1989-05-08 1991-02-19 At&T Bell Laboratories Interference cancelling circuit and method
US5271042A (en) * 1989-10-13 1993-12-14 Motorola, Inc. Soft decision decoding with channel equalization
DE69124413T2 (de) * 1990-03-30 1997-06-05 Nec Corp Adaptives System zur Schätzung der Kanalimpulsantwort durch Maximalwahrscheinlichkeitssequenzschätzung
US5142551A (en) * 1991-02-28 1992-08-25 Motorola, Inc. Signal weighting system for digital receiver

Also Published As

Publication number Publication date
JPH05506762A (ja) 1993-09-30
FR2673781A1 (fr) 1992-09-11
CA2075051A1 (en) 1992-08-29
CA2075051C (en) 1998-06-30
AU1533792A (en) 1992-10-06
GB2262416A (en) 1993-06-16
AU637545B2 (en) 1993-05-27
GB9217377D0 (en) 1993-03-31
WO1992016054A1 (en) 1992-09-17
ITRM920121A1 (it) 1993-08-24
KR930701027A (ko) 1993-03-16
FR2673781B1 (fr) 1994-05-13
CN1027335C (zh) 1995-01-04
BR9204765A (pt) 1993-07-06
IT1258357B (it) 1996-02-26
CN1065765A (zh) 1992-10-28
GB2262416B (en) 1995-01-18
DE4290581T1 (ko) 1993-02-18
ITRM920121A0 (it) 1992-02-24
MX9200866A (es) 1992-10-01
US5142551A (en) 1992-08-25
DE4290581C2 (de) 1994-05-05
JP2998992B2 (ja) 2000-01-17

Similar Documents

Publication Publication Date Title
KR960003835B1 (ko) 신호 가중 시스템
KR960012425B1 (ko) 통신채널의 채널 이득 및 노이즈 분산을 계산하기 위한 시스템 및 방법
CA2083304C (en) Equalization and decoding for digital communication channel
US5862192A (en) Methods and apparatus for equalization and decoding of digital communications channels using antenna diversity
EP0637139B1 (en) Method for removing interference wave, receiver and communication system which use the method
US7529323B2 (en) Quaternary precoded continuous phase modulation soft bit metric demodulator
US20050084045A1 (en) Multi-pass interference reduction in a GSM communication system
JP4153161B2 (ja) デジタル通信システムにおける隣接チャネルの信号をジョイント復調するための装置および方法
JP4470377B2 (ja) 移動通信システムにおける伝搬路推定方法
JPH06503460A (ja) 差分符号化位相変調信号の絶対位相を決定するためのシステムおよび方法
CA2340685C (en) Method and device for transmitting information symbols using a plurality of carriers and method and device for receiving information symbols
US5263052A (en) Viterbi equalizer for radio receiver
JP3310671B2 (ja) ビータビイコライザにおける状態遷移メトリックを計算するためのシステムおよび方法
US20110044382A1 (en) Receiving apparatus and communication system
JP2020141173A (ja) 無線通信システム、無線通信方法、送信局装置および受信局装置
GB2292293A (en) Receiver for decoding a differentially-encoded communication signal
US5917861A (en) Method of digital demodulation
Nieto Iterative decoder-aided equalization of STANAG 4539 high data rate waveforms
Papadopoulos et al. Precoded modulo-precanceling systems for simulcasting analog FM and digital data
US20040264606A1 (en) Method and apparatus for demodulating block-code signals
JPH07303074A (ja) データ受信装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110225

Year of fee payment: 16

EXPY Expiration of term