KR960001990A - 프로세서의 내부데이타 캐쉬 무효화 수행회로 - Google Patents

프로세서의 내부데이타 캐쉬 무효화 수행회로 Download PDF

Info

Publication number
KR960001990A
KR960001990A KR1019940012441A KR19940012441A KR960001990A KR 960001990 A KR960001990 A KR 960001990A KR 1019940012441 A KR1019940012441 A KR 1019940012441A KR 19940012441 A KR19940012441 A KR 19940012441A KR 960001990 A KR960001990 A KR 960001990A
Authority
KR
South Korea
Prior art keywords
processor
data cache
address
internal data
snoopy
Prior art date
Application number
KR1019940012441A
Other languages
English (en)
Other versions
KR970002397B1 (ko
Inventor
임낙주
Original Assignee
이헌조
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이헌조, 엘지전자 주식회사 filed Critical 이헌조
Priority to KR1019940012441A priority Critical patent/KR970002397B1/ko
Publication of KR960001990A publication Critical patent/KR960001990A/ko
Application granted granted Critical
Publication of KR970002397B1 publication Critical patent/KR970002397B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0891—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using clearing, invalidating or resetting means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0815—Cache consistency protocols
    • G06F12/0831—Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

본 발명은 프로세서의 내부데이타 캐쉬 무효화 수행회로에 관한 것으로, 종래에는 외부데이타 캐쉬는 항상 내부데이타 캐쉬보다 사이즈가 큼에 따라 시스템버스(S-BUS)를 통해 프로세서 스누피 필터 내부의 선입선출 메모리(FIFO)에 저장된 어드레스는 내부데이타 캐쉬에 없는 어드레스일 수도 있다. 이러한 어드레스에 대해서는 무효화 싸이클을 수행하므로 프로세서에 로드(load)가 심해져 시스템의 성능이 현저히 떨어지는 문제점이 있었다. 따라서 본 발명은 프로세서가 내부데이타 캐쉬를 무효화(Invalid) 시킬 때 프로세서 태그 램에 있는 어드레스에 대해서만 무효화 싸이클을 수행시켜 시스템의 성능저하를 방지하도록 한다.

Description

프로세서의 내부데이타 캐쉬 무효화 수행회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명 프로세서의 내부데이타 캐쉬 무효화 수행회로도.

Claims (2)

  1. 시스템버스(S-BUS)로부터 입력된 어드레스(A)와 스누피 태그 램(SNOOP TAG RAM)에서 읽어낸 태그어드레스를 비교하고 그 비교에 따른 신호를 출력하는 비교수단과, 상기 비교수단의 매칭신호와 시스템버스(S-BUS)의 트랜스퍼 타입신호 및 스누피 스테이트 램의 스테이트신호를 조합하여 래치의 구동신호를 만들어내는 스누피 제어수단과, 상기 스누피 제어수단이 구동신호에 따라 선입선출메모리(FIFO)에 저장된 어드레스에 한해서만 프로세서의 내부데이타 캐쉬를 무효화시키는 싸이클을 수행하도록 하는 프로세서 스누피 필터링수단으로 구성된 것을 특징으로 하는 프로세서의 내부데이타 캐쉬 무효화 수행회로.
  2. 제1항에 있어서, 프로세서 스누피 필터링수단은 프로세서의 내부캐쉬와 동일한 구조를 갖는 태그메모리수단과, 상기 태그메모리수단으로부터 출력되는 어드레스와 래치로부터 입력되는 어드레스를 비교하여 매칭된 어드레스만 선입선출메모리에 저장하도록 하는 비교수단으로 구성된 것을 특징으로 하는 프로세서의 내부데이타 캐쉬 무효화 수행회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940012441A 1994-06-02 1994-06-02 프로세서의 내부데이타 캐쉬 무효화 수행회로 KR970002397B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940012441A KR970002397B1 (ko) 1994-06-02 1994-06-02 프로세서의 내부데이타 캐쉬 무효화 수행회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940012441A KR970002397B1 (ko) 1994-06-02 1994-06-02 프로세서의 내부데이타 캐쉬 무효화 수행회로

Publications (2)

Publication Number Publication Date
KR960001990A true KR960001990A (ko) 1996-01-26
KR970002397B1 KR970002397B1 (ko) 1997-03-05

Family

ID=19384573

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940012441A KR970002397B1 (ko) 1994-06-02 1994-06-02 프로세서의 내부데이타 캐쉬 무효화 수행회로

Country Status (1)

Country Link
KR (1) KR970002397B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100550124B1 (ko) * 1999-02-05 2006-02-08 삼성전자주식회사 냉장고의 온도가변 조절장치 및 제어방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100550124B1 (ko) * 1999-02-05 2006-02-08 삼성전자주식회사 냉장고의 온도가변 조절장치 및 제어방법

Also Published As

Publication number Publication date
KR970002397B1 (ko) 1997-03-05

Similar Documents

Publication Publication Date Title
US5581725A (en) Cache memory system having first and second direct-mapped cache memories organized in hierarchical structure
KR920008427B1 (ko) 마이크로프로세서
US6151658A (en) Write-buffer FIFO architecture with random access snooping capability
KR920000040A (ko) 카피-백 데이타 캐시를 구비한 데이타 치리기
KR19980063500A (ko) 완전 연관 다-방향 캐쉬 메모리에서의 최소 최근 사용 교체 메카니즘 및 무효화 주소 처리용 방법 및 회로
ES2144488T3 (es) Sistema de tratamiento de datos que emplea coherencia de antememoria empleando un protocolo de escrutinio.
KR920004946A (ko) Vga의 입출력 포트 액세스 회로
KR960001990A (ko) 프로세서의 내부데이타 캐쉬 무효화 수행회로
KR950012226A (ko) 정보 처리 시스템 및 그 동작 방법
KR910001545A (ko) Cpu 코어
KR970705085A (ko) 캐시의 문맥이 무가치한 경우에 캐시가 판독되는 것을 방지하는 파이프라인형 마이크로프로세서(A Pipelined Microprocessor that Prevents the Cache From Being Read When the Contents of the Cache Are Invalid)
JP3262182B2 (ja) キャッシュメモリ方式及びマイクロプロセッサ装置
JPH0383150A (ja) アドレス変換機構付キャッシュ装置の制御方式
KR200182184Y1 (ko) 메모리 겸용 캐시
KR100257750B1 (ko) 메모리 겸용 캐시
GB2215887A (en) Data memory system
JPH0212358A (ja) データ転送方式
KR920702513A (ko) 프로세서 및 캐시 메모리를 포함하는 장치 및 캐시메모리 제어방법
KR100248630B1 (ko) 로컬버스의 스누프 단계 제어장치
KR940015839A (ko) 캐쉬간 데이타 전송 프로토콜
JPS63240651A (ja) キヤツシユメモリ
KR960002006A (ko) 다중프로세서의 캐시메모리 필터링장치
KR940012135A (ko) 캐쉬 라인 무효화 사이클의 여과회로
JPH04192034A (ja) マイクロプロセッサ
JPH0512109A (ja) キヤツシユメモリ方式

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090302

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee