KR950029990A

KR950029990A - 2레벨 이미지 및 이미지 블러그의 90˚회전 방법 및 32 비트 운영 체제

Info

Publication number: KR950029990A
Application number: KR1019950008770A
Authority: KR
Inventors: 지. 쟈오 알버트
Original assignee: 윌리암 티. 엘리스; 인터내셔널 비지네스 머신즈 코포레이션
Priority date: 1994-04-15
Filing date: 1995-04-14
Publication date: 1995-11-24
Also published as: JP2817771B2; CA2121402A1; CN1066834C; EP0677822A2; CA2121402C; JPH07296157A; CN1121224A; BR9501523A; AU1490395A

Abstract

본 발명은 2레벨 이미지 데이타를 ±90°회전시키는 방법에 관한 것이다. 이미지 데이타로부터 회전 대상 8행×8열 화소 블럭이 선택되고, 룩업 테이블을 사용하여 중간매트릭스가 동적으로 발생되어 프로세서내의 두개의 32비트 레지스터로 저장된다. 중간 매트릭스는 발생하여 데이타 블럭의 홀수 행을 부분적으로 회전시켜 제1의 32비트 레지스터로 각기 복제된다. 제1 및 제2레지스터는 그후 상호 역방향으로 한 비트만큼 쉬프트된다. 제1레지스터는 제4레지스터와 논리적 OR 연산되고, 제2레지스터는 제3레지스터와 논리적 OR 연산되어 짝수 비트는 하나의 레지스터에서 대체되고, 홀수 비트는 다음 레지스터에서 대체된다. 이들 단계는 이미지 데이타의 모든 나머지 블럭에 대해서 반복된다.

* 선택도 : 제4도

Description

2 레벨 이미지 및 이미지 블러그의 90°회전 방법 및 32 비트 운영 체제

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제1도는 본 발명을 실행할 수 있는 전형적인 운영 체제의 개략도, 제2도 및 제3도는 개인용 컴퓨터 혹은 워크 스테이션의 디스플레이 스크린을 예시한 도면으로 90°의 방향차를 갖고 각각 도시되어 있다.

Claims

32비트 운영 체제(a 32-bit poerationg system)에서 8행×8열의 화소 데이타 비트(8 rows by 8 columns of pixel data bits)를 갖는 2-레벨 이미지 데이타 블럭(a block of bi-level image data)을 90°만큼 회전시키는 방법에 있어서 8행×8열의 화소 데이타 비트를 갖는 중간 매트릭스(an intermediate matrix)를 발생하는 단계로서, 상기 블럭의 각각의 행은 분할(divide)되어 니블 열 쌍(a paired nibble column)으로 변환(translate)되고, 상기 블럭의 번가른 열들(alternate rows)은 가로로(transversely) 배열(arrange)되며, 상기 블럭의 저 순위 행들(lower order rows)은 상기 중간 매트릭스의 상기 니블 열쌍들(the paired nibble columns)내에서 고 순위 행들(higher order rows)위에 배열되는 상기 중간 매트릭스 발생 단계와; 상기 중기 매트릭스의 상기 행들을 제1및 제2의 32비트 프로세서 레지스터(first and secomd 32-bit processor registers)로 순차적으로(sequentially) 저장하는 단계와; 상기 제1의 32비트 레지스터를 제3의 32비트 프로세서 레지스터로 복제하고, 상기 제2의 32비트 레지스터를 제4의 32비트 프로세서 레지스터로 복제하는 단계와; 상기 제1및 제2레지스터 각각을 상호 역방향(opposite directions)으로 한 비트씩 쉬프트(shift)하는 단계와; 상기 제4레지스터의 번가른 비트들(alternate bits)을 상기 제1레지스터상으로 오버레이(overlay)하고 상기 제3레지스터의 번가른 비트들을 상기 제2레지스터상으로 오버레이하는 단계의 상기 컴퓨터로 구현되는 단계들(the computer implemented steps)을 포함하는 2-레벨 이미지 블럭의 90°회전방법.
제1항에 있어서, 상기 중간 매트릭스를 발생하는 단계는 중간 매트릭스를 발생하되, 상기 번가른 행들은 우측에서 좌측으로 가로로 배열되도록 하고, 각 분할된 행의 상위 비트들(higher order bits)은 하위 비트들(lower order bits)의 위에 배열되도록 하는 단계를 포함하는 2-레벨 이미지 블럭의 90°회전방법.
제2항에 있어서, 상기 제1및 제2레지스터를 상호 역방향으로 한 비트만큼 쉬프트하는 단계는 상기 제1레지스터를 좌측으로 한 비트씩 쉬프트하고, 상기 제2레지스터를 우측으로 한 비트만큼 쉬프트하는 단계를 포함하는 2-레벨 이미지 블럭의 90°회전 방법.
제3항에 있어서, 상기 번가른 비트들을 오버레이하는 단계는 상기 제1및 제4레지스터의 모든 홀수 비트 및 상기 제2및 제3레지스터의 모든 짝수 비트를 0으로 하고, 상기 제1레지스터와 상기 제4레지스터에 대해 논리적으로 OR(logical OR)연산을 수행하고 상기 제2레지스터와 상기 제3레지스터에 논리적 OR 연산을 수행하는 단계를 포함하는 2-레벨 이미지 블럭의 90°회전방법.
제1항에 있어서, 상기 중간 매트릭스를 발생하는 단계는 중간 매트릭스를 발생하되, 상기 번가른 행들은 좌측에서 우측으로 가로로 배열되도록 하고, 각 분할된 행의 하위 비트들은 상위 비트들의 위에 배열되도록 하는 단계를 포함하는 2-레벨 이미지 블럭의 90°회전방법.
제5항에 있어서, 상기 제1및 제2레지스터를 상호 역방향으로 한 비트씩 쉬프트하는 단계는 상기 제1레지스터를 우측으로 한 비트만큼 쉬프트하고, 상기 제2레지스터를 좌측으로 한 비트만큼 쉬프트하는 단계를 포함하는 2-레벨 이미지 블럭의 90°회전방법.
제6항에 있어서, 상기 번가른 비트들을 오버레이하는 단계는 상기 제1및 제4레지스터의 모든 짝수 비트 및 상기 제2및 제3레지스터의 모든 홀수 비트를 0으로 하고, 상기 제1레지스터와 상기 제4레지스터에 대해 논리적으로 OR연산을 수행하고 상기 제2레지스터와 상기 제3레지스터에 대해 논리적 OR 연산을 수행하는 단계를 더 포함하는 2-레벨 이미지 블럭의 90°회전방법.
제1항에 있어서, 상기 중간 매트릭스를 발생하는 단계는, 상기 블럭의 각 홀수 행(odd-numbered row)에 대한 적어도 하나의 룩업 테이블(lookup table)로부터 제1의 4바이트 값 세스(a first set of 4-byte valves)를 획득하고, 상기 제1의 4바이트 값세트를 동적으로 상기 제1의 32비트 레지스터에 오버레이하는 단계와; 상기 블럭의 각 짝수 행에 대한 적어도 하나의 룩업 테이블로부터 제2의 4바이트 값 세트를 획득하고, 상기 제2의 4바이트 값 세트를 동적으로 상기 제2의 32비트 레지스터에 오버레이하는 단계를 포함하는 2-레벨 이미지 블럭의 90°회전방법.
32비트 운영 체제에서 2레벨 이미지를 90°회전시키는 방법에 있어서 a) 상기 이미지 데이타로부터 회전되지 않은 8행×8열 화소 매트릭스를 선택하는 단계와; b) 8행×8열의 화소 데이타 비트를 갖는 중간 매트릭스를 발생하는 단계로서, 상기 블럭의 각각의 행은 분할(divide)되어 니블 열쌍으로 변환(translate)되고, 상기 블럭의 번가른 열들(alternate rows)은 가로로(transversely) 배열(arrange)되며, 상기 블럭의 저 순위 행들(lower order rows)은 상기 중간 매트릭스의 상기 니블 열쌍들(the paired nibble columns) 내의 고 순위 행들(higher order rows)위에 배열되는 상기 중간 매트릭스 발생 단계와; c) 상기 중간 매트릭스의 상기 행들을 제1및 제2의 32비트 프로세서 레지스터로 순차적으로 저장하는 단계와; d) 상기 제1의 32비트 레지스터를 제3의 32비트 프로세서 레지스터로 복제하고, 상기 제2의 32비트 레지스터를 제4의 32비트 프로세서 레지스터로 복제하는 단계와; e) 상기 제1및 제2레지스터 각각을 상호 역방향(opposite derections)으로 한 비트씩 쉬프트(shift)하는 단계와; f) 상기 제4레지스터의 번가른 비트들(alternate bits)을 상기 제1레지스터상으로 오버레이하고 상기 제3레지스터의 번가른 비트들을 상기 제2레지스터상으로 오버레이하는 단계의 상기 컴퓨터로 구현하는 단계들(the computer implemented steps)과; g) 상기 이미지가 회전될 때까지 상기 a) 내지 f)단계를 반복하는 단계의 상기 컴퓨터에 의해 구현되는 단계들을 포함하는 2-레벨 이미지 90°회전방법.
8행×8열 화소 데이타 비트를 갖는 2레벨 이미지 데이타 블럭을 회전시키기 위한 32 비트 운영 체제에 있어서, 8행×8열의 화소 데이타 비트를 갖는 중간 매트릭스를 발생하는 수단으로서, 상기 블럭의 각각의 행은 분할되어 니블 열쌍으로 변환되고, 상기 블럭의 번가른 열들은 가로로 배열되며, 상기 블럭의 저 순위 행을 상기 중간 매트릭스의 니블 열 쌍들에서 고 순위 행들의 위에 배열되는 상기 중간 매트릭스 수단과; 상기 제1및 제3레지스터는 상기 중간 매트릭스의 제1의 4행(the first four rows)을 중복되게(in duplicate) 저장하고, 제2및 제4레지스터는 상기 중간 매트릭스의 나머지 4행을 중복되게 저장하는 상기 제1, 제2, 제3및 제4의 적어도 4개의 32비트 프로세서 레지스터(32-bit processor registers)와; 상기 제1및 제2레지스터로 각각을 상호 역방향으로 한비트만큼 쉬프트하는 수단과; 상기 제4레지스터의 번가른 비트들을 상기 제1레지스터로 오버레이하고 상기 제3레지스터의 번가른 열을 상기 제2레지스터로 오버레이하는 수단을 포함하는 32비트 운영체제.
제10항에 있어서, 상기 중간 매트릭스를 발생하는 수단은 적어도 하나의 룩업 테이블을 포함하는 32비트 운영 체제.
제11항에 있어서, 상기 적어도 하나의 룩업 테이블은 다수의 룩 테이블(lock tables)을 포함하고, 각각의 룩업 테이블은 상기 블럭으로부터 적어도 하나의 행에 대한 4바이트 값을 발생하는 32비트 운영체제.
제10항에 있어서, 상기 중간 매트릭스를 발생하는 수단은, 4개의 룩업 테이블로서, 각각의 룩업 테이블은 상기 블럭으로부터 적어도 두개의 행에 대한 4바이트 값을 발생하는 상기 4개의 룩업 테이블과; 상기 블럭의 번가른 행들의 4바이트 값들을 상기 레지스터중의 하나로 동적으로 오버레이하는 수단을 포함하는 32비트 운영 체제.

※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.