KR950022328A - 동기식 전송장치의 포인터값 오류 발생/해제 회로 - Google Patents

동기식 전송장치의 포인터값 오류 발생/해제 회로 Download PDF

Info

Publication number
KR950022328A
KR950022328A KR1019930026595A KR930026595A KR950022328A KR 950022328 A KR950022328 A KR 950022328A KR 1019930026595 A KR1019930026595 A KR 1019930026595A KR 930026595 A KR930026595 A KR 930026595A KR 950022328 A KR950022328 A KR 950022328A
Authority
KR
South Korea
Prior art keywords
ram
value error
address
pointer value
signal
Prior art date
Application number
KR1019930026595A
Other languages
English (en)
Other versions
KR0160791B1 (ko
Inventor
이재환
Original Assignee
정장호
금성정보통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정장호, 금성정보통신 주식회사 filed Critical 정장호
Priority to KR1019930026595A priority Critical patent/KR0160791B1/ko
Publication of KR950022328A publication Critical patent/KR950022328A/ko
Application granted granted Critical
Publication of KR0160791B1 publication Critical patent/KR0160791B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0095—Arrangements for synchronising receiver with transmitter with mechanical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명은 동기식 전송장치의 포인터값 오류 발생/해제 회로에 관한 것으로, 이는 LOP의 발생 및 해제를 램으로 간단히 구현하여 하드웨어 설계시 기능의 구현을 간단히 하고, ASIC의 설계시 게이트의 수를 감소할 수 있어 경제적이면서도 회로의 신뢰성을 향상시키고자한 동기식 전송장치의 포인터값 오류 발생/해제회로에 관한 것이다.
이러한 본 발명의 목적은 VT그룹에서 발생된 어드레스와 채널 어드레스를 합산하여 5비트의 어드레스를 출력하는 어드레스 합산수단과, 상기 어드레스 합산수단에서 출력된 어드레스에 따라 현재의 LOP를 읽어 출력하고 입력되는 램데이타에 따라 LOP신호를 발생 및 해제하는 램과, 상기 램에서 출력되는 현재의 LOP와 수신되는 포인트값 오류및 NDF 신호를 비교하여 카운트 비트를 증가시켜 램데이타로 상기 램에 피이드백 시키는 카운트 비트 증가부를 구성함으로써 달성된다.

Description

동기식 전송장치의 포인터값 오류 발생/해제 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명 동기식 전송장치의 포인터값 오류/해제 회로도.
제3도는 제2도의 램 데이타 포멧도.
제4도는 제2도의 램데이타 상태 천이도.

Claims (4)

  1. VT그룹에서 발생된 어드레스와 채널 어드레스를 합산하여 5비트의 어드레스로 출력하는 어스레스 합산수단과, 상기 어드레스 합산수단에서 출력된 어드레스에 따라 현재의 LOP를 읽어 출력하고 입력되는 램데이타에 따라 LOP신호를 발생 및 해제하는 램과, 상기 램에서 출력되는 현재의 LOP와 수신되는 포인트값 오류 및 NDF신호를 비교하여 카운트 비트를 증가시켜 램데이타로 상기 램에 피이드백 시키는 카운트 비트 증가부로 구성됨을 특징으로한 동기식 전송장치의 포인터값 오류 발생/해제 회로.
  2. 제1항에 있어서, 카운트 비트 증가수단은 첫번째 포인트값 오류신호가 수신되면 상기 램에서 출력된 현재의 LOP에 카운트를 1증가시켜 상기 램에 램데이타로 피이드백 시킴을 특징으로한 동기식 전송장치의 포인터값 오류 발생/해제 회로.
  3. 제1항에 있어서, 카운트 비트 증가수단은 두번째 포인트값 오류 신호가 수신될 경우 현재의 램데이타를 그대로 유지함을 특징으로 한 동기식 전송장치의 포인터값 오류 발생/해제 회로.
  4. 제1항에 있어서, 카운트 비트 증가수단은 세번째 포인트값 오류신호가 수신되면 램데이타를 모두 로우로 천이시켜 포인트값 오류해제 신호로 상기 램에 인가함을 특징으로한 동기식 전송장치의 포인터값 오류 발생/해제 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930026595A 1993-12-06 1993-12-06 동기식 전송장치의 포인터값 오류 발생/해제 회로 KR0160791B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930026595A KR0160791B1 (ko) 1993-12-06 1993-12-06 동기식 전송장치의 포인터값 오류 발생/해제 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930026595A KR0160791B1 (ko) 1993-12-06 1993-12-06 동기식 전송장치의 포인터값 오류 발생/해제 회로

Publications (2)

Publication Number Publication Date
KR950022328A true KR950022328A (ko) 1995-07-28
KR0160791B1 KR0160791B1 (ko) 1998-12-01

Family

ID=19370007

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930026595A KR0160791B1 (ko) 1993-12-06 1993-12-06 동기식 전송장치의 포인터값 오류 발생/해제 회로

Country Status (1)

Country Link
KR (1) KR0160791B1 (ko)

Also Published As

Publication number Publication date
KR0160791B1 (ko) 1998-12-01

Similar Documents

Publication Publication Date Title
ES2100114A1 (es) Circuito de busqueda de maximo
KR860002870A (ko) 집적회로 장치
KR890006010A (ko) Fm 라디오 수신기
KR920007341A (ko) Ecl 신호를 cmos신호로 변환시키는 방법 및 장치
KR960043974A (ko) 씨디/씨디-아이 음성 신호의 엘, 알 채널 사이의 혼합을 이용한 오디오 처리 장치
KR950022328A (ko) 동기식 전송장치의 포인터값 오류 발생/해제 회로
KR890015244A (ko) 디지탈 클립회로
KR960027364A (ko) 디지탈 오디오신호 혼합회로
KR910006986A (ko) 기능선택회로
KR960706169A (ko) 부호화 방법 및 장치(Method and Apparatus for Encoding)
KR970004496A (ko) 디지탈 이동통신 방식에서 의사랜덤 잡음 오프셋 자동 발생기와 그 제어 방법
KR900019421A (ko) 직렬 데이타 수신장치
KR930001614A (ko) 다중 신호 전송장치
KR920005511A (ko) 프레임 검출 회로
KR920015712A (ko) 선택적 펄스 발생회로 장치
KR970055578A (ko) 아날로그/디지탈 변환장치
KR970056528A (ko) 아날로그 버스/i^2c 버스 프로토콜 변환기
KR970004842A (ko) 3개 직렬신호의 병렬변환 우선처리 회로
KR970013691A (ko) 주파수 변환 샘플링 시스템을 위한 클럭 생성기
KR920019126A (ko) 랜덤노이즈 발생회로
KR940005021A (ko) 가입자 상태 원거리 확인회로
KR970056139A (ko) 직접대역확산 시스템의 2차 동기장치
KR930013988A (ko) 데이타 변환 회로
KR920007380A (ko) 스크램블링 회로
KR850002183A (ko) 아날로그/디지탈 변환회로도

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050628

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee