KR950012774A - 전하전송장치의 제조방법 - Google Patents
전하전송장치의 제조방법 Download PDFInfo
- Publication number
- KR950012774A KR950012774A KR1019930020624A KR930020624A KR950012774A KR 950012774 A KR950012774 A KR 950012774A KR 1019930020624 A KR1019930020624 A KR 1019930020624A KR 930020624 A KR930020624 A KR 930020624A KR 950012774 A KR950012774 A KR 950012774A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- layer
- silicon oxide
- oxide film
- polycrystalline silicon
- Prior art date
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명은 전하전송장치에 관한 것으로, 고체촬상장치 및 신호지연장치등의 동작속도를 향상시키고 제조공정을 단순화하기 위한 전하전송장치를 실현하기 위한 것이다.
본 발명은 제1도전형 실리콘기판(1)에 제2도전형 영역(2)을 형성하는 공정과, 상기 제2도전형 영역(2)상에 제1실리콘산화막(3)과 제1다결정실리콘층(4)을 차례로 형성하는 공정, 상기 제1다결정실리콘층을 소정패턴을 패터닝하여 (4)을 형성하는 공정, 노출된 제1실리콘산화막을 제거하는 공정, 결과물 전면에 제2실리콘산화막(5)을 형성하는 공정, 상기 제2실리콘산화막(5)상에 제2다결정실리콘층(6)을 형성하는 공정, 상기 제2다결정실리콘층(6) 전표면에 평탄화층(7)을 형성하는 공정, 상기 평탄화층(7)을 에치백하여 상기 제2다결정실리콘층을 표면에 노출시키는 공정, 상기 노출된 부분의 제2다결정실리콘층을 식각하여 제2전송전극(6)을 형성하는 공정, 상기 평탄화층을 제거하는 공정, 및 상기 제1및 제2전송전극(4,6) 표면에 제3실리콘산화막(8)을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 전하전송장치의 제조방법을 제공한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 제1실시예에 의한 전하전송장치의 제조방법을 도시한 공정순서도,
제4도는 본 발명의 제2실시예에 의한 전하전송장치의 제조방법을 도시한 공정순서도.
Claims (2)
- 제1도전형 실리콘기판(1)에 제2도전형 영역(2)을 형성하는 공정과, 상기 제2도전형 영역(2)상에 제1실리콘산화막(3)과 제1다결정실리콘층(4)을 차례로 형성하는 공정, 상기 제1다결정실리콘층을 소정패턴으로 패터닝하여 제1전송적(4)을 형성하는 공정, 노출된 제1실리콘산화막을 제거하는 공정, 결과물 전면에 제2실리콘산화막(5)을 형성하는 공정, 상기 제2실리콘산화막(5)상에 제2다결정실리콘층(6)을 형성하는 공정, 상기 제2다결정실리콘층(6) 전표면에 평탄화층(7)을 형성하는 공정, 상기 평탄화층(7)을 에치백하여 상기 제2다결정실리콘층을 표면에 노출시키는 공정, 상기 노출된 부분의 제2다결정실리콘층을 식각하여 제2전송전극(6)을 형성하는 공정, 상기 평탄화층을 제거하는 공정, 및 상기 제1및 제2전송전극(4,6) 표면에 제3실리콘산화막(8)을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 전하전송장치의 제조방법.
- 제1항에 있어서, 상기 제2실리콘산화막(5)을 형성하는 공정전 또는 공정후에 상기 형성된 제1전송전극(4)을 마스크로 하여 제1도전형의 불순물을 이온주입하여 제1전송전극(4)에 자기정렬되는 제1도전형 이온주입영역(9)을 상기 제2도전형 영역(2)에 형성하는 공정이 더 포함되는 것을 특징으로 하는 전하전송장치의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930020624A KR100277887B1 (ko) | 1993-10-06 | 1993-10-06 | 전하전송장치의 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930020624A KR100277887B1 (ko) | 1993-10-06 | 1993-10-06 | 전하전송장치의 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR950012774A true KR950012774A (ko) | 1995-05-17 |
KR100277887B1 KR100277887B1 (ko) | 2001-02-01 |
Family
ID=66824544
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019930020624A KR100277887B1 (ko) | 1993-10-06 | 1993-10-06 | 전하전송장치의 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100277887B1 (ko) |
-
1993
- 1993-10-06 KR KR1019930020624A patent/KR100277887B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100277887B1 (ko) | 2001-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR900000981A (ko) | 반도체장치의 제조방법 | |
KR0132490B1 (ko) | 박막트랜지스터 제조방법 | |
KR940001409A (ko) | 반도체 메모리 장치의 제조방법 | |
KR930006828A (ko) | 전하 전송 장치의 제조방법 | |
JPS5650535A (en) | Manufacture of semiconductor device | |
KR950012774A (ko) | 전하전송장치의 제조방법 | |
KR910007103A (ko) | 반도체 장치의 자기 정렬 콘택 제조방법 | |
KR950034527A (ko) | 반도체 소자 콘택 형성방법 | |
JPS5483778A (en) | Mos semiconductor device and its manufacture | |
KR950004584A (ko) | 오프셋 구조의 다결정 실리콘 박막 트랜지스터 제조방법 | |
KR100533375B1 (ko) | 듀얼 게이트전극 형성방법_ | |
KR890017820A (ko) | 반도체장치에 있어서 트렌치셀 캐패시터의 제조방법 | |
JPS52117079A (en) | Preparation of semiconductor device | |
KR970052145A (ko) | 반도체 장치의 이중 웰(twin well) 형성방법 | |
JPH0263154A (ja) | 半導体装置の製造方法 | |
KR970003785A (ko) | 불휘발성 반도체장치의 소자분리방법 | |
KR950024331A (ko) | 반도체 소자 제조방법 | |
KR970030465A (ko) | 반도체장치의 스페이서 형성방법 | |
JPS5472986A (en) | Manufacture of field effect transistor of insulation gate type | |
KR970024280A (ko) | 반도체장치의 게이트 스페이서 형성방법 | |
KR19980021224A (ko) | 반도체 소자의 제조방법 | |
KR970054414A (ko) | 상이한 스페이서의 크기를 가지는 반도체 장치의 제조 방법 | |
KR950012755A (ko) | 박막트랜지스터 제조방법 | |
KR970018695A (ko) | 박막 트랜지스터 및 그 제조방법 | |
KR960043051A (ko) | 박막트랜지스터 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20050923 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |