KR950012327B1 - Detection and generation of real time section overhead byte of physical layer in the asynchronous transfer mode system - Google Patents
Detection and generation of real time section overhead byte of physical layer in the asynchronous transfer mode system Download PDFInfo
- Publication number
- KR950012327B1 KR950012327B1 KR1019920026118A KR920026118A KR950012327B1 KR 950012327 B1 KR950012327 B1 KR 950012327B1 KR 1019920026118 A KR1019920026118 A KR 1019920026118A KR 920026118 A KR920026118 A KR 920026118A KR 950012327 B1 KR950012327 B1 KR 950012327B1
- Authority
- KR
- South Korea
- Prior art keywords
- overhead
- signal
- generating means
- generating
- specific
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
- H04J3/0623—Synchronous multiplexing systems, e.g. synchronous digital hierarchy/synchronous optical network (SDH/SONET), synchronisation with a pointer process
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0061—Error detection codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0478—Provisions for broadband connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
- H04L2012/566—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM layer
- H04L2012/5662—Macrocells or frames
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13209—ISDN
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Hardware Design (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
Description
제1도는 본 발명이 적용되는 광대역 ISDN-1급 물리계층수신부의 구성 예시도.1 is an exemplary configuration diagram of a wideband ISDN-1 class physical layer receiver to which the present invention is applied.
제2도는 본 발명에 의한 물리계층수신부의 실시간 섹션 오버헤드 바이트 검출 및 발생을 위한 장치의 개략적인 구성을 나타낸 블록도.2 is a block diagram showing a schematic configuration of an apparatus for real-time section overhead byte detection and generation of a physical layer receiver according to the present invention.
제3도는 제2도의 BIP-24 부호 3-상(phase) 제어 신호 발생부의 일실시예 상세 블록도.3 is a detailed block diagram of an embodiment of the BIP-24 code three-phase control signal generator of FIG.
제4도는 제2도의 B2 및 Z2 바이트 위치 지시 신호 발생부의 일실시예 상세 블록도.4 is a detailed block diagram of an embodiment of the B2 and Z2 byte position indication signal generator of FIG.
제5도는 제2도의 오버헤드 발생부의 일실시예 상세 블록도.FIG. 5 is a detailed block diagram of an embodiment of the overhead generator of FIG.
제6도는 본 발명에 의한 STM-1 프레임에서 BIP-24 부호 계산 범위 및 방법을 설명하기 위한 도면.6 is a view for explaining the range and method of BIP-24 code calculation in the STM-1 frame according to the present invention.
제7도는 본 발명에 의한 B2 및 Z2 바이트 제어방법의 수행 흐름도.7 is a flow chart of the B2 and Z2 byte control method according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
11 : 광전변환부 12 : 동기화부11 photoelectric conversion unit 12 synchronization unit
13 : STM-1 오버헤드 제거부 14 : B2 검출 및 Z2 생성부13: STM-1 overhead remover 14: B2 detection and Z2 generator
15 : 셀 경계 인식 및 혼화장치 16 : 오버헤드 저장부15: Cell boundary recognition and mixing device 16: Overhead storage unit
21 : BIP-24 부호 3-상 신호 발생부21: BIP-24 code three-phase signal generator
22 : B2 및 Z2 위치 지시 신호 발생부22: B2 and Z2 position indication signal generator
23 : 오버헤드 발생부 31 : 페이로드 엔빌로프 발생부23: overhead generating unit 31: payload envelope generating unit
32 : 패리티 계산 엔빌로프 발생부 33 : 3-상 신호 발생부32: parity calculation envelope generator 33: three-phase signal generator
본 발명은 광대역 종합정보통신망(B-ISDN)에서 물리계층이 동기식 다중 계위(SDH : Synchronou Digital Hierarchy) 환경하의 STM-1(Synchronous Transport Module-1)급 전송 속도를 갖도록 구현될 때, 섹션 에러 모니터링 및 레포팅에 관련된 STM-1 프레임의 섹션 오버헤드 바이트 검출 및 발생을 위한 장치 및 방법에 관한 것이다.In the present invention, when the physical layer is implemented to have a STM-1 (Synchronous Transport Module-1) transmission rate in a synchronous multi-level (SDH) environment in a broadband integrated information network (B-ISDN), section error monitoring And an apparatus and method for detecting and generating section overhead bytes of an STM-1 frame related to reporting.
참고적으로, STM-1(Synchronous Transport Module-1)에는 90바이트의 오버헤드가 있는데, 81바이트(9바이트×9바이트)는 ATM 셀을 수용하고, 나머지 9바이트 중 섹션 오버헤드 패리티(B)로 3바이트, 섹션 오버헤드 패리티(Z)로 3바이트가 사용되며, 그 나머지는 STM-1이라고 알려주기 위한 바이트(C1)와 추적을 위한 바이트(J1)로 사용된다.For reference, Synchronous Transport Module-1 (STM-1) has an overhead of 90 bytes, where 81 bytes (9 bytes × 9 bytes) accommodate ATM cells, and section overhead parity (B) of the remaining 9 bytes. 3 bytes are used, and 3 bytes are used as section overhead parity (Z), and the rest are used as bytes C1 for indicating STM-1 and bytes J1 for tracking.
그리고, STM-1 프레임에서 섹션 에러 모니터링 기능은 3개의 B2 바이트에 의해서 짝수 패리티 값을 제공하는 비트 삽입 패리티-24(Bit Interleaved Parity-24) 부호화 방법을 따르며, 섹션 에러 레포팅 기능은 3개의 Z2 바이트 중에서 18번째 비트 내지 24번째 비트 즉, 7비트에 의해 전송 중에 발생된 패리티 에러를 대국(end-point)에 알려줌으로써 제공되는 것이다.In the STM-1 frame, the section error monitoring function follows a bit interleaved parity-24 encoding method that provides even parity values by three B2 bytes, and the section error reporting function uses three Z2 bytes. It is provided by informing the end-point of the parity error generated during the transmission by the 18th to 24th bits, that is, 7 bits.
다음으로, B2와 Z2 바이트의 기능 및 부호화에 대한 정의를 간단히 소개하면, 기존의 SONET (Synchronous Optical NETwork) 시스템이 STS-1급 및 이를 다중화한 STS-3 (Synchronuos Transport Signal-3) 및 STS-3c(Synchronuos Transport Signal-3c)급 전송 속도의 서비스를 제공하지만, B2와 Z2 바이트의 사용에 대해서는 정확한 시스팀 기능 규격이 정의 되어 있지 않다.Next, briefly introduce the definition of the function and encoding of B2 and Z2 bytes, the existing Synchronous Optical NETwork (SONET) system STS-1 and multiplexed STS-3 (Synchronuos Transport Signal-3) and STS- It provides service of 3c (Synchronuos Transport Signal-3c) transmission rate, but the exact system function specification is not defined for the use of B2 and Z2 byte.
그리고 B2 바이트에 대해서는 BIP-24 부호화 방법이 SONET 시스템에서 계산되지만 이의 액세스가 실시간으로 되지 않으며, Z2 바이트의 처리에 대해서는 전혀 정의하지 못하고 있다.The BIP-24 encoding method is calculated in SONET system for B2 bytes, but its access is not made in real time, and the processing of Z2 bytes is not defined at all.
그러나, 광대역 종합정보통신망의 물리계층이 동기식 다중계위 환경하에서 STM-1급의 155.520Mbs 전송 속도를 제공할 경우에는 Z2 바이트에 의한 섹션 에러 레포팅 기능이 반드시 제공되어야 한다.However, when the physical layer of the broadband integrated information network provides 155.520Mbs transmission speed of STM-1 class in a synchronous multilevel environment, the section error reporting function by Z2 bytes must be provided.
본 발명은 이와같은 필요성에 의해서 제안된 것으로서, 광대역 종합정보통신망(B-ISDN)에서 동기식 다중 계의(SDH) 환경하의 물리계층을 갖는 비동기식 전송 모드(ATM)의 전송방식 채택시, 기존의 시스템 구조를 그대로 수용하면서 STM-1(Synchronuos Transport Module-1)급 전송속도를 구현함에 있어서, STM-1 프레임의 섹션 오버헤드 바이트제어를 실시간으로 수행하여 섹션 에러 모니터링 및 레포팅 기능이 제공되도록 하는 비동기식 전송 모드 시스템에서 물리계층수신부의 실시간 섹션 오버헤드 바이트 검출 및 발생을 위한 장치 및 방법을 제공함에 그 목적을 두고 있다.The present invention has been proposed by such a necessity, and has been proposed in the existing system when adopting an asynchronous transmission mode (ATM) transmission scheme having a physical layer in a synchronous multi-system (SDH) environment in a broadband integrated information communication network (B-ISDN). Asynchronous transmission that provides the section error monitoring and reporting function by performing section overhead byte control of the STM-1 frame in real time while implementing the STM-1 (Synchronuos Transport Module-1) transmission rate while accepting the structure as it is. An object of the present invention is to provide an apparatus and method for real-time section overhead byte detection and generation of a physical layer receiver in a mode system.
본 발명은 상기 목적을 달성하기 위하여, 광대역 종합정보통신망(B-ISDN)에서 물리계층이 동기식 다중계위(SDH) 환경하의 STM-1(Synchronuos Transport Module-1)급 전송 속도를 갖도록 구현하기 위하여, 섹션 에러 모니터링 레포팅에 관련된 STM-1 프레임의 섹션 오버헤드 바이트 검출 및 발생을 수행하는 장치에 있어서, 리셋신호와 시스템 클럭 및 프레임 싱크신호가 인가되도록 연결되어 있으며, 특정 부호화(BIP-24) 계산을 위해서 필요한 제어신호들을 발생시키는 3-상 신호 발생 수단; 오버헤드 입력 클럭 및 오버헤드 입력 싱크신호가 인가되도록 연결되어 있으며, 섹션 오버헤드 바이트 중에서 특정 바이트(B2,Z2)의 위치를 찾아내어 이에 대한 인에이블신호를 발생시키는 위치 지시 신호 발생 수단; 및 상기 시스템 클럭 및 프레임 싱크신호와, 상기 오버헤드 입력클럭 및 오버헤드 입력 싱크신호와, 오버헤드 입력 데이터가 인가되도록 연결되어 있고, 프레임 데이터 버스에 접속되어 있으며, 상기 3-상 신호 발생 수단과 위치 지시 신호 발생 수단에서 제공되는 제어 신호에 따라 부호화(BIP-24) 계산을 수행하고 특정 섹션 오버헤드 바이트(Z2)값을 생성하고, 전체 오버헤드가 저장되도록 하는 오버헤드 발생 수단을 포함하여 구성되는 것을 특징으로 한다.In order to achieve the above object, in order to achieve the above object, the physical layer has a transmission rate of STM-1 (Synchronuos Transport Module-1) in a synchronous multi-layer (SDH) environment in a broadband integrated information network (B-ISDN), A device for detecting and generating section overhead bytes of an STM-1 frame related to section error monitoring reporting, wherein the reset signal, the system clock, and the frame sync signal are connected to each other to perform a specific encoding (BIP-24) calculation. Three-phase signal generating means for generating control signals necessary for; A position indication signal generating means connected to the overhead input clock and the overhead input sync signal, for locating the specific bytes B2 and Z2 from the section overhead bytes and generating an enable signal thereto; And connected to the system clock and frame sync signal, the overhead input clock and overhead input sync signal, and overhead input data, connected to a frame data bus, and the three-phase signal generating means. An overhead generating means for performing encoding (BIP-24) calculation according to the control signal provided by the position indicating signal generating means, generating a specific section overhead byte (Z2) value, and allowing the entire overhead to be stored. It is characterized by.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention;
우선, 본 발명에서 제안하는 장치가 사용될 수 있는 한 예를 들면, 제1도는 본 발명이 적용되는 광대역 종합정보통신망(B-ISDN) STM-1급 물리계층수신부의 구성을 개략적으로 도시한 예시도로서, 광대역 종합정보통신망 Tb 인터페이스(광대역 "T" 인테페이스) 또는 Sb 인테페이스(광대역 "S" 인테페이스)의 수신부를 보여준다.First, as an example in which the apparatus proposed in the present invention can be used, FIG. 1 is an exemplary diagram schematically showing the configuration of a B-ISDN STM-1 physical layer receiving unit to which the present invention is applied. As an example, a receiver of a wideband Telecommunication Network Tb interface (broadband "T" interface) or Sb interface (broadband "S" interface) is shown.
광전변환부(11)는 광 수신기를 통한 광 데이터를 전기적 신호의 비트 데이터로 변환시켜 주며, 동기화부(12)는 프레임의 동기를 잡고 직렬 비트 스트림을 바이트 단위의 데이터로 변환시켜 준다. STM-1 오버헤드 제거부(13)는 페이로드 전송과 관련된 섹션 및 패스 오버헤드를 제거시키는 기능을 수행하는 것이며, 이때 본 발명에서 제안한 B2 검출 및 Z2 발생부(14)는 수신되는 바이트 단위의 데이터에 대해서 BIP-24 부호와 계산을 수행하고, Z2 값을 찾아내어 오버헤드 저장부(16)에 이를 보낸다. 셀 경계 인식 및 혼화장치(15)는 ATM셀에 대한 제어부로써 셀 경계 인식 및 혼화기능을 수행한다.The photoelectric conversion unit 11 converts the optical data through the optical receiver into bit data of the electrical signal, and the synchronization unit 12 synchronizes the frame and converts the serial bit stream into data in bytes. The STM-1 overhead remover 13 performs a function of eliminating the section and pass overhead related to payload transmission. In this case, the B2 detection and Z2 generator 14 proposed by the present invention is configured to receive the received byte unit. Perform the calculation and BIP-24 code on the data, find the Z2 value and send it to the overhead storage 16. The cell boundary recognition and blending device 15 performs a cell boundary recognition and blending function as a control unit for an ATM cell.
제2도는 본 발명에 의한 물리계층수신부의 실시간 섹션 오버헤드 바이트 검출 및 발생을 위한 장치(상기 제1도의 B2 검출 및 Z2 발생부에 해당됨)의 개략적인 구성을 나타낸 블록도로서, 도면에서 21은 BIP-24부호 3-상 신호 발생부, 22는 B2 및 Z2 위치 지시 신호 발생부, 23은 오버헤드 발생부를 각각 나타낸 것이다.FIG. 2 is a block diagram showing a schematic configuration of an apparatus (corresponding to B2 detection and Z2 generating unit of FIG. 1) for real-time section overhead byte detection and generation of a physical layer receiver according to the present invention. The BIP-24 symbol three-phase signal generator, 22 denotes the B2 and Z2 position indication signal generators, and 23 denotes the overhead generator.
도면에 도시된 바와 같이, 본 발명에 의한 B2 및 검출 및 Z2 발생을 위한 장치는 리셋신호와 시스템 클럭 및 프레임 싱크신호가 인가되도록 연결되어 있으며, BIP-24 부호화 계산을 위해서 필요한 제어신호들, 즉 3바이트를 한 블록으로 구성하였을 경우, 각 바이트 상(phase) 신호를 발생시키는 BIP-24 부호 3-상 신호 발생부(21)와; 오버헤드 입력 클럭 및 오버헤드 입력 싱크신호가 인가되도록 연결되어 있으며, 섹션 오버헤드 바이트 중에서 B2와 Z2이 위치를 찾아내어 이에 대한 인에이블신호를 발생시키는 위치 지시 신호 발생부(22)와; 상기 시스템 클럭 및 프레임 싱크신호와, 상기 오버헤드 입력 클럭 및 오버헤드 입력 싱크신호와, 오버헤드 입력 데이터가 인가되도록 연결되어 있고, 프레임 데이터 버스에 접속되어 있으며, 상기 BIP-24 부호 3-상 신호 발생부(21)와 위치지시 신호 발생부(22)에서 제공되는 제어 신호에 따라 BIP-24 부호화 계산을 수행하고 Z2 값을 생성하고, 전체 오버헤드를 버퍼에 저장하는 오버헤드 발생부(23)를 구비하고 있다. 이에 대한 상기 각 부의 세부구성은 다음의 제3도 내지 제5도를 통해 설명하기로 한다.As shown in the figure, the apparatus for B2 and detection and Z2 generation according to the present invention is connected so that a reset signal, a system clock and a frame sync signal are applied, and control signals necessary for BIP-24 encoding calculation, that is, A BIP-24 coded three-phase signal generator 21 for generating each byte phase signal when three bytes are constituted by one block; A position indication signal generator 22 connected to the overhead input clock and the overhead input sync signal, the B2 and Z2 finding a position among the section overhead bytes and generating an enable signal thereto; The system clock and frame sync signal, the overhead input clock and overhead input sync signal, and overhead input data are connected to each other, and are connected to a frame data bus, and the BIP-24 coded three-phase signal. The overhead generator 23 performs BIP-24 encoding calculation according to the control signals provided by the generator 21 and the position indication signal generator 22, generates a Z2 value, and stores the entire overhead in the buffer. Equipped with. Detailed configuration of each of these parts will be described with reference to FIGS. 3 to 5 below.
제3도는 상기 제2도의 BIP-24 부호 3-상(phase) 제어 신호 발생부의 일실시예 상세 블록도로서, 도면에서 31은 페이로드 엔빌로프 발생부, 32는 패리티 계산 엔빌로프 발생부, 33은 3-상 신호 발생부를 각각 나타낸 것이다.FIG. 3 is a detailed block diagram of an embodiment of the BIP-24 code three-phase control signal generator of FIG. 2, in which 31 is a payload envelope generator, 32 is a parity calculation envelope generator. Are three-phase signal generators respectively.
도면에 도시된 바와 같이, 시스템 클럭과 프레임 싱크신호가 입력단에 인가되도록 연결된 페이로드 엔빌로프 발생부(31)와, 상기 시스템 클럭과 페이로드 엔빌로프 발생부(31)의 출력(R9,Pld)이 입력단에 인가되도록 연결된 패리티 계산 엔빌로프 발생부(32)와, 상기 시스템 클럭 패리티 계산 엔빌로프 발생부(32)의 출력(PEN)이 입력단에 인가되도록 연결되어 있으며, 수신되는 엔빌로프 신호 PEN을 3개의 상(phase)으로 분리한 신호들인 P1, P2, P3를 발생시켜 출력하는 3-상 신호 발생부(33)을 구비하고 있다.As shown in the figure, a payload envelope generator 31 connected to apply a system clock and a frame sync signal to an input terminal, and outputs R9 and Pld of the system clock and payload envelope generator 31. The parity calculation envelope generator 32 connected to the input terminal and the output PEN of the system clock parity calculation envelope generator 32 are connected to the input terminal to receive the received envelope signal PEN. A three-phase signal generator 33 for generating and outputting signals P1, P2, and P3 separated into three phases is provided.
페이로드 엔빌로프 발생부(31)는 프레임 싱크에 동기되어 제어신호(R9 및 Pld)를 발생시킨다. 프레임 싱크신호는 8㎑의 주파수를 잡으며 전체 시스팀의 동기를 맞춘다. 그러므로 125usec마다 STM-1 프레임이 한 번 전송되는데, 싱크 펄스는 STM-1 프레임에 대한 프레이밍 프로세싱이 완료되는 위치인 3번째 A2 바이트에 나타낸다. 상기 R9 신호는 STM-1 프레임의 한 열(row)을 나타내는 72㎑의 싱크신호이다. 그러므로 한 프레임에 대해서 9번의 R9 신호가 발생된다. 그리고 상기 Pld 신호는 STM-1 프레임의 페이로드를 나타내는 인에이블 신호로서, 섹션 오버헤드 및 AU-4 포인터 위치에서는 0이고, 261개의 패스 오버헤드 및 C-4(Container 4) 페이로드 위치에서는 활성화 1을 유지한다. 즉, VC-4(Vertual Container 4) 페이로드 대한 인에이블 신호이다. 패리티 계산 엔빌로프 발생부(32)는 상기 페이로드 엔빌로프 발생부(31)에서 제공되는 제어신호를 이용하여 BIP-24 부호가 계산되는 범위에 대한 엔빌로프 신호를 만들어 내는 패리티 계산 엔빌로프 발생부이다. 그리고, 본 발명에서 상기 B2는 디지털 섹션 에러 모니터링 기능을 제공하므로, STM-1 프레임 전체에 대한 짝수 패리티를 계산하는 것이 아니라, 리제너레이터(regenerator) 섹션의 오버헤드는 계산 범위에 포함되지 않으므로 패리티 인에이블 신호(PEN)는 이러한 것에 대한 엔빌로프가 된다. 3-상 신호 발생부(33)는 상기 패리티 계산 엔빌로프 발생부(32)로부터 수신되는 엔빌로프 신호 PEN을 3개의 상(phase)으로 분리한 신호들인 P1, P2, P3를 발생시킨다.The payload envelope generator 31 generates the control signals R9 and Pld in synchronization with the frame sync. The frame sync signal takes 8 kHz frequency to keep the entire system in sync. Therefore, an STM-1 frame is sent once per 125usec, and the sync pulse is indicated at the third A2 byte, where the framing processing for the STM-1 frame is completed. The R9 signal is a 72 Hz sync signal representing one row of the STM-1 frame. Therefore, nine R9 signals are generated per frame. The Pld signal is an enable signal indicating a payload of an STM-1 frame, is 0 at section overhead and AU-4 pointer positions, and is activated at 261 pass overheads and C-4 (Container 4) payload positions. Keep 1 That is, the enable signal for the VC-4 (Vertual Container 4) payload. The parity calculation envelope generator 32 generates an envelope signal for the range in which the BIP-24 code is calculated using the control signal provided from the payload envelope generator 31. to be. In the present invention, since B2 provides a digital section error monitoring function, rather than calculating even parity for the entire STM-1 frame, the overhead of the regenerator section is not included in the calculation range. The enable signal PEN is an envelope for this. The three-phase signal generator 33 generates signals P1, P2, and P3 that separate the envelope signal PEN received from the parity calculation envelope generator 32 into three phases.
제4도는 제2도의 B2 및 Z2 바이트 위치 지시 신호 발생부의 일실시예 상세 블록도로서, 도면에서 41은 B2 엔빌로프 발생부, 42는 Z2 엔빌로프 발생부, 43은 타이밍 정렬부를 각각 나타낸 것이다. 이는 B2 및 Z2 바이트에 대한 위치를 지시하는 신호를 제공하기 위한 것으로, 오버헤드 입력 싱크에 동기되어 24비트의 B2 바이트 크기를 만들어내는 B2 엔빌로프 발생부(41)와, 7비트의 Z2 바이트 크기에 대한 엔빌로프 신호를 만들어내는 Z2 엔빌로프 발생부(42)와, 상기 B2 엔빌로프 발생부(41) 및 Z2 엔빌로프 발생부(42)에 계산된 크기의 엔빌로프 신호로부터 B2와 Z2 바이트의 위치를 찾아내는 타이밍 정렬부(43)를 구비하고 있다. 여기에서 상기 오버헤드 클럭과 오버헤드 싱크는 모두 시스템 클럭으로부터 만들어지는 것이다. 즉, 제1도의 STM-1 오버헤드 제거부 또는 클럭 발생부와 같은 외부 장치에서 시스템 클럭을 분주하여 제공해 주는 것이며, 오버헤드 싱크는 8㎑ 주파수를 갖는 신호로서 오버헤드 데이터 스트림의 C1 바이트(STM-1임을 알려주는 기능)의 최상위 비트(MSB)에서 활성화 펄스가 되는 것이다.FIG. 4 is a detailed block diagram of an embodiment of the B2 and Z2 byte position indicating signal generators of FIG. 2, in which 41 is a B2 envelope generator, 42 is a Z2 envelope generator, and 43 is a timing alignment unit. This is to provide a signal indicating a position for the B2 and Z2 bytes, a B2 envelope generator 41 which generates a 24-bit B2 byte size in synchronization with an overhead input sink, and a 7-bit Z2 byte size. The B2 and Z2 bytes of the Z2 envelope generator 42 for generating an envelope signal for the B2 envelope generator 42 and the envelope signal of the magnitude calculated by the B2 envelope generator 41 and the Z2 envelope generator 42. The timing alignment part 43 which locates a position is provided. Here, both the overhead clock and the overhead sink are made from the system clock. That is, the system clock is divided and provided by an external device such as the STM-1 overhead remover or clock generator of FIG. 1, and the overhead sink is a signal having an 8 kHz frequency, and the C1 byte (STM) of the overhead data stream It is the activation pulse at the most significant bit (MSB) of the function.
제5도는 제2도의 오버헤드 발생부의 일실시예 상세 블록도로서, 이는 상기 제2도의 BIP-24 부호 3-상 신호 발생부(21) 및 B2 및 Z2 위치 지시 신호 발생부(22)에서 제공하는 제어 신호를 수신하여 B2를 검출하고 Z2를 발생하는 오버헤드 발생부를 보인예이다.5 is a detailed block diagram of an example of the overhead generator of FIG. 2, which is provided by the BIP-24 code three-phase signal generator 21 and the B2 and Z2 position indication signal generator 22 of FIG. An example of the overhead generating unit that receives the control signal to detect B2 and generates Z2.
도면에 도시된 바와 같이, 본 발명에 의한 오버헤드 발생부는 프레임 싱크, 시스템 클럭 및 프레임 데이터가 각각 인가되도록 연결되며 각각의 상에 대하여 하나씩 할당되도록 구비되는 3개의 BIP-8 부호 계산부(51)와, 상기 프레임 싱크신호가 인가되도록 연결되고, 각 상에 대한 패리티를 인가 받도록 상기 BIP-8 부호 계산부(51)의 출력단에 각각 연결되는 3개의 BIP-8 부호 저장부(52)와, 오버헤드 입력 클럭 및 오버 헤드 입력 싱크신호가 인가되도록 연결되고, 병렬 BIP-8 부호가 입력되도록 상기 3개의 BIP-8 부호 저장부(52)의 출력단에 각각 연결된 병렬/직렬 변환부(53)와, 상기 오버헤드 입력 클럭과 타이밍 정렬부(제4도의 43참조)로부터의 B2LI 신호가 인가되도록 연결되며, 상기 병렬/직렬 변환부(53)의 제어신호를 제공하는 변환부 제어로직(54)과, 상기 오버헤드 입력 클럭 및 오버헤드 입력 싱크신호와 오버헤드 입력 데이터와 타이밍 정렬부(제4도의 43참조)로부터의 B2LI 및 Z2LI 신호가 인가되도록 연결되어 있으며, 상기 병렬/직렬 변환부(53)로부터 B2 스트림을 인가받아 오버헤드 및 쓰기클럭을 출력하는 패리티 비교 및 에러 계수부(55)와, 오버헤드 출력 클럭을 인가받도록 연결되어 있으며, 상기 패리티 비교 및 에러 계수부(55)로부터의 오버헤드 및 쓰기클럭을 입력하고 오버헤드 출력 데이터를 외부로 인가하는 오버헤드 저장부(56)와, 상기 오버헤드 입력 싱크 및 오버헤드 출력 싱크신호를 입력받도록 연결되어 있으며, 상기 오버헤드 저장부(56)의 제어 신호를 제공하는 저장부 제어로직(57)을 구비하고 있다.As shown in the figure, the overhead generation unit according to the present invention is connected to each of the frame sink, system clock and frame data is applied to each of the three BIP-8 code calculation unit 51 is provided to be assigned one for each phase And three BIP-8 code storage units 52 connected to the frame sync signal and connected to output terminals of the BIP-8 code calculator 51 so as to receive parity for each phase. A parallel / serial conversion unit 53 connected to the head input clock and the overhead input sync signal and connected to the output terminals of the three BIP-8 code storage units 52 so that parallel BIP-8 codes are input thereto; A converter control logic 54 connected to the overhead input clock and a B2LI signal from a timing aligner (see 43 in FIG. 4) and providing a control signal of the parallel / serial converter 53; Above overhead An input clock, an overhead input sync signal, and an overhead input data and B2LI and Z2LI signals from the timing alignment unit (see 43 in FIG. 4) are connected to each other, and the B2 stream is input from the parallel / serial conversion unit 53. A parity comparison and error counting unit 55 for receiving an overhead and write clock and receiving an overhead output clock, and receiving the overhead and write clocks from the parity comparing and error counting unit 55. And an overhead storage unit 56 for inputting and applying the overhead output data to the outside, and receiving the overhead input sink and the overhead output sink signals, and controlling the control signal of the overhead storage unit 56. A storage control logic 57 is provided.
그리고, 상기 3-상 신호 발생부(제3도의 33참조)로부터 출력되는 3-상 제어 신호 P1, P2, P3는 각 상에 대한 제어 신호로서, 프레임 데이터를 수신하는 3개의 BIP-8 부호 계산부(51)가 순차적으로 짝수 패리티를 계사하도록 조절한다. 따라서, 하난의 STM-1 프레임에서 계산된 3개의 패리티 값은 다음 STM-1 프레임에 대한 프레임 싱크신호에 동기되어, 각각의 BIP-8 부호 저장부(52)로 옮겨지며, 병렬/직렬 변환부(53)에서 BIP-24 부호 값으로 전환된다. 병렬/직렬 변환부(53)에서 필요로 하는 제어 신호들 즉, 3개의 직렬 패리티 값들을 1개의 BIP-24로 전환하는데 필요한 다중화 제어 신호들은 변화부 제어로직(54)에서 제공된다. 그리고 패리티 비고 및 에러 계수부(55)는 B2 및 Z2 위치 지시 신호 발생부(제2도의 22참조)의 타이밍 정렬부(제4도의 43참조)에서 제공하는 B2 바이트 위치 지시 신호인 B2LI의 제어를 받아 현재 수신되는 STM-1 프레임의 오버헤드인 Z2 바이트 위치에 쓰여진다. 그리고 전체 오버헤드 데이터는 쓰기 클럭에 의해 오버헤드 저장부(56)에 저장된다. 또한, 오버헤드 저장부(56)에 대한 읽기, 쓰기 제어 신호는 저장부 제어로직(57)으로부터 제공되는 것이다.The three-phase control signals P1, P2, and P3 output from the three-phase signal generator (see 33 in FIG. 3) are control signals for each phase, and three BIP-8 codes for receiving frame data are calculated. The unit 51 adjusts to successively even-parity. Accordingly, the three parity values calculated in the Hannan STM-1 frame are transferred to each BIP-8 code storage 52 in synchronization with the frame sync signal for the next STM-1 frame, and the parallel / serial conversion unit At 53 it is converted to a BIP-24 code value. Control signals required by the parallel / serial converter 53, i.e., multiplexed control signals required to convert three serial parity values to one BIP-24, are provided by the changer control logic 54. The parity note and error counting unit 55 controls B2LI, which is a B2 byte position indicating signal provided by the timing aligning unit (see 43 in FIG. 4) of the B2 and Z2 position indicating signal generating units (see 22 in FIG. 2). And is written to the Z2 byte position, which is the overhead of the currently received STM-1 frame. The entire overhead data is then stored in the overhead storage 56 by the write clock. Further, the read and write control signals for the overhead storage 56 are provided from the storage control logic 57.
제6도는 제5도의 BIP-8 부호 계산부(51)에서 제어하는 STM-1 프레임으 BIP-24 부호화 범위 및 3-상 신호에 의해 짝수 패리티를 계산하는 방법을 보여준다. 제3도의 패리티 계산 엔빌로프 발생부(22)에서 발생하는 PEN 신호는 빗금친 부분(61)에 대한 엔빌로프를 나타내며, 3-상 신호 발생부(33)에서 발생하는 P1, P2, P3 신호는 본 도면의 (62)에서 보여주는 각 블록의 각 상에 대한 패리티를 계산하므로, 각 P1 신호는 각 상에 대한 인에이블 신호가 된다. 따라서, 전체적으로 BIP-24 부호와 계산은 각 블록의 동일한 비트 위치에 대한 XOR 기능을 수행하므로써 완료된다.FIG. 6 shows a method of calculating even parity using the SIP-1 frame controlled by the BIP-8 code calculator 51 of FIG. The PEN signal generated by the parity calculation envelope generator 22 of FIG. 3 represents the envelope of the hatched portion 61, and the P1, P2, and P3 signals generated by the three-phase signal generator 33 are Since the parity for each phase of each block shown in (62) of this figure is calculated, each P1 signal becomes an enable signal for each phase. Thus, the overall BIP-24 code and calculation are completed by performing the XOR function for the same bit position of each block.
제7도는 본 발명에 의한 B2 및 Z2 바이트 제어방법의 수행 흐름도로서, 상기 제5도에서 수행되는 기능에 대한 제어흐름을 간략히 도시한 것이다.FIG. 7 is a flowchart illustrating the B2 and Z2 byte control method according to the present invention, which briefly illustrates a control flow for a function performed in FIG.
이제 그 수행과정을 살펴보면, BIP-24 부호 계산 스탭(71)은 실시간으로 수신되는 STM-1 프레임에 대해서 B2를 검출하고, 스탬(72)와 스탬(73)은 Z2 값을 발생시켜 이를 저장하는 기능을 수행하는 것으로서, 상기 스탬(72)은 BIP-24 부호 계산값과 B2 바이트 값 비교 및 에러 계수를 수행한다. 그리고, 상기 스탭(73)은 상기 스탭(72)의 수행결과에 따라 Z2 바이트의 부호화 및 오버헤드의 저장을 수행한다.Looking at the execution process, the BIP-24 code calculation staff 71 detects B2 for the STM-1 frame received in real time, and the stamp 72 and stamp 73 generate Z2 values and store them. As a function, the stamp 72 compares a BIP-24 coded calculation value with a B2 byte value and performs an error coefficient. The staff 73 encodes Z2 bytes and stores overhead according to the result of the staff 72.
이때, 상기 스탭(71)과, 스탭(72 및 73)은 각각 다른 프레임을 제어 한다. 이것은 송신부에서의 B2 바이트에 대한 제어, 즉 B2 바이트 값이 이전 프레임에 대한 짝수 패리티 값을 제공하므로, 수신측에서는 현재 수신되는 프레임의 BIP-24 부호를 계산하고 다음 프레임의 B2 바이트 값과 비교를 수행하여야 한다.At this time, the staff 71 and the staff 72 and 73 control different frames, respectively. This is because the B2 byte value at the transmitter, that is, the B2 byte value provides the even parity value for the previous frame, the receiver calculates the BIP-24 code of the currently received frame and compares it with the B2 byte value of the next frame. shall.
그러므로 상기 스탭(71)에서 i번째 프레임에 대한 기능을 수행할 때, 상기 스탭(72 및 73)은 i+1 번째의 프레임 오버헤드에 대한 프로세싱을 수행하게 된다.Therefore, when the step 71 performs a function on the i-th frame, the steps 72 and 73 perform processing on the i + 1 th frame overhead.
상기와 같이 구성되고, 수행되는 본 발명은 광대역 종합정보통신망에서 동기식 다중 계위 환경으로 물리계층을 구성하였을 경우, 전송 라인상에서 발생하는 비트 에러에 대한 모니터링과 레포팅 기능을 손쉽게 제공할 수 있도록 함으로써, 화상회의, 고속 데이터 전송, 고선명 TV 및 고속 LAN/MAN 등의 광대역 서비스에 대한 신뢰성 및 효율성을 제고시키는 효과를 갖는다.The present invention, which is configured and performed as described above, provides a monitoring and reporting function for bit errors occurring on a transmission line when a physical layer is configured in a synchronous multi-level environment in a broadband integrated information communication network, thereby providing an image. It has the effect of improving the reliability and efficiency of broadband services such as conference, high speed data transmission, high definition TV and high speed LAN / MAN.
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019920026118A KR950012327B1 (en) | 1992-12-29 | 1992-12-29 | Detection and generation of real time section overhead byte of physical layer in the asynchronous transfer mode system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019920026118A KR950012327B1 (en) | 1992-12-29 | 1992-12-29 | Detection and generation of real time section overhead byte of physical layer in the asynchronous transfer mode system |
Publications (2)
Publication Number | Publication Date |
---|---|
KR940017453A KR940017453A (en) | 1994-07-26 |
KR950012327B1 true KR950012327B1 (en) | 1995-10-16 |
Family
ID=19347258
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019920026118A KR950012327B1 (en) | 1992-12-29 | 1992-12-29 | Detection and generation of real time section overhead byte of physical layer in the asynchronous transfer mode system |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR950012327B1 (en) |
-
1992
- 1992-12-29 KR KR1019920026118A patent/KR950012327B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR940017453A (en) | 1994-07-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6058119A (en) | SDH/sonet interface | |
US7277459B1 (en) | Data transmission in an SDH network | |
EP0460835A2 (en) | SDH Rejustification | |
EP0607672A2 (en) | Asynchronous transfer mode (ATM) payload synchronizer | |
KR100871218B1 (en) | Data transmitting/receiving apparatus between main device and remote device of bts in mobile communication system | |
JP3290534B2 (en) | Path protection switch device | |
JP3161911B2 (en) | Line switching method and line switching device | |
US7068679B1 (en) | Asynchronous payload mapping using direct phase transfer | |
EP0573861A2 (en) | SDH radio communication system and transmitter/receiver equipment therefore | |
KR950012327B1 (en) | Detection and generation of real time section overhead byte of physical layer in the asynchronous transfer mode system | |
US6721336B1 (en) | STS-n with enhanced granularity | |
KR100358382B1 (en) | Apparatus for parallel mapping of serial input data in SDH system | |
US7016344B1 (en) | Time slot interchanging of time slots from multiple SONET signals without first passing the signals through pointer processors to synchronize them to a common clock | |
US7613213B2 (en) | Time multiplexed SONET line processing | |
JP2671834B2 (en) | Error detection circuit | |
US5594724A (en) | Transmission convergence sublayer multiplex generating/terminating apparatus | |
KR100284007B1 (en) | Demultiplexer between hierarchy unit group signal and DS1 signal in optical subscriber transmission device | |
JPH05327642A (en) | Frame conversion method and conversion circuit | |
KR950012322B1 (en) | Vc-4 mapping control unit in the physical layer of b-isdn | |
KR100267277B1 (en) | Cell boundary discrimination apparatus using crc calculation | |
KR960016250A (en) | ATM physical layer subscriber access handler | |
JPH1093536A (en) | Inter-unit interface system for transmitter | |
JPH0856223A (en) | Cell data transmitter | |
JP2965449B2 (en) | Data separation output circuit | |
JPH0766787A (en) | Pointer abnormality detecting system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
N231 | Notification of change of applicant | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 19980929 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |