KR950010122A - 반도체 기억장치 - Google Patents

반도체 기억장치 Download PDF

Info

Publication number
KR950010122A
KR950010122A KR1019940022102A KR19940022102A KR950010122A KR 950010122 A KR950010122 A KR 950010122A KR 1019940022102 A KR1019940022102 A KR 1019940022102A KR 19940022102 A KR19940022102 A KR 19940022102A KR 950010122 A KR950010122 A KR 950010122A
Authority
KR
South Korea
Prior art keywords
bit line
data
data storage
transfer control
memory cells
Prior art date
Application number
KR1019940022102A
Other languages
English (en)
Other versions
KR0179942B1 (ko
Inventor
준이치 미야모토
Original Assignee
사토 후미오
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사토 후미오, 가부시키가이샤 도시바 filed Critical 사토 후미오
Publication of KR950010122A publication Critical patent/KR950010122A/ko
Application granted granted Critical
Publication of KR0179942B1 publication Critical patent/KR0179942B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells

Landscapes

  • Read Only Memory (AREA)
  • Static Random-Access Memory (AREA)

Abstract

본 발명은 데이터를 카피하는 경우, 외부로 독출 데이터를 가지고 나가지 않고 반전 데이터 출력수단을 이용하여 데이터 보존유지수단의 데이터를 비트선으로 전달하기 위한 반도체 기억장치를 제공하기 위한 것이다.
이를 위한 본 발명은, 비트선(BL)에 접속되는 NAND형 메모리 셀(2) 각각과, 기입 데이터를 일시적으로 보존 유지하는 플립플롭회로(1), 비트선(BL)을 소정 전위로 프리차지하는 P채널 트랜지스터(Q1), 비트선(BL)과 플립플롭회로(1)를 접속시키는 N채널 트랜지스터(Q2), 플립플롭회로(1)의 비트선(BL)과 반대쪽의 노드(5)와 트랜지스터(Q2)의 비트선측의 일단간에 양단이 접속된 N채널 트랜지스터(Q3)로 이루어진다. 이 트랜지스터(Q3)가 독출 데이터를 보존유지한 후, 그 반전 데이터에 따른 전위를 비트선(BL)으로 출력하도록 설치되어 있다. 플립플롭회로(1)에서의 각 단자는 컬럼 게이트(3)를 매개하여 I/O선, B I/O선( I/O의 반전신호선)에 접속된다.

Description

반도체 기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 1실시예에 관한 불휘발성 반도체 기억장치의 요부 구성을 나타낸 회로도.
제2도는 제1도의 일부의 보다 구체적인 구성을 나타낸 회로도.

Claims (8)

  1. 전하축적층을 갖춘 트랜지스터로 이루어져 기입시에는 드레인과 게이트에 인가되는 전위차의 절대치에 따라 그 절대치가 클수록 문턱치가 크게 변동하게 되어, 그 문턱치에 따른 데이타를 기억하는 메모리 셀(M1~M6)과, 복수의 메모리 셀의 드레인 공통접속된 비트선(BL), 상기 비트선에 접속되어, 독출시에 상기 비트선을 소정 전위로 프리차지하는 프리차지수단(Q1, Q2), 상기 비트선에 접속되어, 상기 메모리 셀로부터 독출한 데이터를 일시적으로 보존유지하는 독출 데이터 보존유지수단(1), 상기 독출 데이터 보존유지수단의 반전 데이타에 따른 전위를 상기 비트선으로 출력하는 반전 데이터 출력수단(Q3)을 구비한 것을 특징으로 하는 반도체 기억장치.
  2. 전하축적층을 갖춘 트랜지스터로 이루어져 기입시에는 드레인과 게이트에 인가되는 전위차의 절대치에 따라 그 절대치가 클수록 문턱치가 크게 변동하게 되어, 그 문턱치에 따른 데이타를 기억하는 메모리 셀(M1~M6)과, 복수의 메모리 셀의 드레인 공통접속된 비트선(BL), 상기 비트선에 접속되어, 독출시에 상기 비트선을 소정 전위로 프리차지하는 프리차지수단(Q1, Q2), 상기 메모리 셀로부터 독출 데이터 혹은 메모리 셀로의 기입 데이터를 일시적으로 보존유지하는 쌍안정 데이터 보존유지수단(1), 상기 비트선과 상기 쌍안정 데이타 보존유지수단의 한쪽 단자를 접속시키는 제1트랜스퍼 제어수단(Q2), 상기 비트선과 상기 쌍안정 데이터 보존유지수단의 다른쪽 단자를 접속시키는 제2트랜스퍼 제어수단(Q3)을 구비한 것을 특징으로 하는 반도체 기억장치.
  3. 제2항에 있어서, 상기 쌍안정 데이터 보존유지수단(1)은 독출시에 미리디저블상태로 되고, 상기 프리차지수단(Q1, Q2)에 의해 상기 비트선(BL)의 프리 러닝 상태를 거친 후 이네이블 상태로 되며, 그 때의 비트선의 전위에 따른 데이터를 보존유지하는 것을 특징으로 하는 반도체 기억장치.
  4. 제2항에 있어서, 상기 쌍안정 데이터 보존유지수단(1)은 독출시에 미리디저블상태로 되고, 상기 프리차지수단(Q1, Q2), 상기 비트선(BL)의 프리러닝 상태를 거친 비트선의 전위에 따라 보존유지 데이터가 반전, 비반전되는 것을 특징으로 하는 반도체 기억장치.
  5. 제2항에 있어서, 상기 메모리 셀(M1~M16)이 매트릭스 형상으로 설치되고, 상기 쌍안정 데이터 보존유지수단(1) 및 상기 제1, 제2 트랜스퍼 제어 수단(Q2, Q3)의 구성단위가 각각 복수의 비트선에 공통으로 접속되어 있는 것을 특징으로 하는 반도체 기억장치.
  6. 제2항 또는 제5항에 있어서, 상기 메모리 셀(M1~M16)이 매트릭스 형상으로 설치되고, 상기 쌍안정 데이터 보존유지수단(1) 및 상기 제1, 제2 트랜스퍼 제어 수단(Q2, Q3)의 구성단위는 각각 독출시에 제1트랜스퍼 제어수단을 온, 제2 트랜스퍼 제어수단을 오프시켜 놓은 상태에서 복수의 비트선 전위를 일괄해서 검지하고, 그 후, 이들 쌍안정 데이터 보존유지수단의 데이터를 전혀 변환시키지 않던가 또는 일부만 외부로부터 변환시킨 후, 기입시에 있어서 상기 제1트랜스퍼 제어수단을 오프, 제2트랜스퍼 제어수단을 온시켜서, 쌍안정의 데이터 보존유지수단의 내용을 각 비트선으로 전달하는 것을 특징으로 하는 반도체 기억장치.
  7. 제6항에 있어서, 독출시에 상기 매트릭스 형상의 메모리 셀(M1~M16)에서의 제1로우를 선택하고, 기입시에는 제2로우를 선택하는 것을 특징으로 하는 반도체 기억장치.
  8. 제7항에 있어서, 제2로우를 선택하기 전에 미리 제2로우에 접속되어 있는 메모리 셀(M1~M16)의 내용을 소거상태로 해 놓은 것을 특징으로 하는 반도체 기억장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940022102A 1993-09-02 1994-09-02 반도체 기억장치 KR0179942B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP21849993 1993-09-02
JP93-218499 1993-09-02

Publications (2)

Publication Number Publication Date
KR950010122A true KR950010122A (ko) 1995-04-26
KR0179942B1 KR0179942B1 (ko) 1999-04-15

Family

ID=16720894

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940022102A KR0179942B1 (ko) 1993-09-02 1994-09-02 반도체 기억장치

Country Status (1)

Country Link
KR (1) KR0179942B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9315658B2 (en) 2011-08-11 2016-04-19 Lg Chem, Ltd. Alkyl(meth)acrylate-based thermoplastic resin composition and thermoplastic resin with high scratch resistance and low yellowness

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9315658B2 (en) 2011-08-11 2016-04-19 Lg Chem, Ltd. Alkyl(meth)acrylate-based thermoplastic resin composition and thermoplastic resin with high scratch resistance and low yellowness

Also Published As

Publication number Publication date
KR0179942B1 (ko) 1999-04-15

Similar Documents

Publication Publication Date Title
US5724303A (en) Non-volatile programmable memory having an SRAM capability
US8018768B2 (en) Non-volatile static random access memory (NVSRAM) device
US5040146A (en) Static memory cell
KR950015396A (ko) 반도체 불휘발성 기억장치
US5815444A (en) Serial access system semiconductor storage device capable of reducing access time and consumption current
JPH0734311B2 (ja) メモリセル
JPH07122092A (ja) 半導体記憶装置
KR890007298A (ko) 불휘발성 기억장치
KR880011813A (ko) 기억셀을 테스트하기 위한 회로배열 및 상기 회로배열을 사용한 테스트방법
KR870009396A (ko) 불휘발성 반도체 기억장치
US6337821B1 (en) Dynamic random access memory having continuous data line equalization except at address translation during data reading
US6175533B1 (en) Multi-port memory cell with preset
US5444652A (en) Semiconductor memory device having a memory cell unit including a plurality of transistors connected in series
KR870008320A (ko) 상이형 메모리셀로 구성되는 반도체 메모리장치
US5625601A (en) DRAM page copy method
US4764899A (en) Writing speed in multi-port static rams
US20200035293A1 (en) Extended write modes for non-volatile static random access memory architectures having word level switches
US5287323A (en) Semiconductor memory device
US4799192A (en) Three-transistor content addressable memory
US4380055A (en) Static RAM memory cell
US5483479A (en) Associative storage memory
JPH07226088A (ja) 半導体記憶装置
US4827451A (en) Safety device for the programming of an electrically programmable non-volatile memory
KR950010122A (ko) 반도체 기억장치
KR960025785A (ko) 불휘발성 메모리 장치의 데이타 독출 교란방지 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121114

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20131101

Year of fee payment: 16

EXPY Expiration of term