KR950007281A - 게이트 펄스 발생회로 - Google Patents

Abstract

이 발명은 게이트 펄스 발생회로에 관한 것으로서, 입력되는 복합영상신호에서 동기신호부분을 분리하기 위한 게이트 펄스를 발생시키기 위해서 영상신호의 칼라서브캐리어를 이용하여 입력되는 복합동기신호에 동기되고, 모드에 따라 듀티비가 다른 펄스가 발생되도록 칼라서브캐리어를 카운트하여 소정의 게이트 펄스를 발생시킴으로써, 게이트 펄스 발생회로를 로직회로로 구성할 수 가있어 원칩(one-chip)으로 집적화가 가능해지는 효과가 있으며, 집적화에 따른 정확도가 높은 펄스신호를 발생시킬 수가 있는 효과가 있어 텔레비젼이나 비데오 테이프 레코더에서와 같이 영상신호를 주기적으로 제어하기 위한 게이트 펄스를 발생시키는 장치에 적용이 가능하다.

Description

게이트 펄스 발생회로

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제3도는 이 발명에 따른 게이트 펄스 발생회로의 블록도

제4도는 제3도에 따른 ½fh 주파수 신호 킬러회로의 일실시예를 나타내는 상세회로도

제5도는 제4도의 상세회로도에 따른 노드별 펄스 파형도

Claims (5)

1. 주기적인 아날로그신호에서 소정의 주기로 신호를 제어하기 위한 게이트용 펄스를 발생시키는 회로에 있어서, 입력되는 복합동기신호에서 수직동기신호의 구간에 존재하는 특정 펄스 성분을 제거시키는 제1수평동기신호와 상기 제1수평동기신호에서 튜티비를 변경시킨 제2수평동기신호를 발생시키는 ½fh주파수 신호 킬러회로와; 입력되는 복합동기신호를 반전시킨 펄스와 상기 제2수평동기신호를 이용하여 상기 제1수평동기신호의 튜티비를 변경시킨 펄스를 앤드게이트시켜 기록용 게이트 펄스를 발생시키는 기록 게이트 펄스 발생기와; 입력되는 칼라서브캐리어를 이용하여 입력되는 복합동기신호의 튜티비를 변경시킨 펄스와 상기 기록 게이트 펄스 발생기로부터 입력되는 기록 게이트 펄스를 앤드게이트시켜 재생용 게이트 펄스를 발생시키는 재생 게이트 펄스 발생기와; 상기 기록 펄스 발생기로부터 입력되는 기록용 게이트 펄스와 상기 재생 게이트 펄스 발생기로부터 입력되는 재생용 게이트 펄스를 선택신호에 따라 게이트 펄스를 선택하여 출력시키는 멀티플렉서로 구성된 게이트 펄스 발생회로.
2. 제1항에 있어서, ½fh주파수 신호 킬러회로는, 입력되는 복합동기신호를 반전시킨 펄스와 출력단으로 출력되는 제1수평동기신호에서 모두 하이상태인 구간에서만 로우상태로 되는 펄스를 발생시키는 제1로직회로와; 입력되는 칼라서브캐리어를 이용하여 상기 제1로직회로로부터 입력되는 펄스가 소정의 시간동안 지연되도록 복수개의 플립플롭으로 구성된 제2로직회로와; 상기 제2로직회로에서 출력되는 펄스를 반전시킨 펄스와 상기 제1로직회로로부터 입력되는 펄스에서 모두 하이상태인 구간에서만 로우상태로 되는 펄스를 발생시키는 제3로직회로와; 상기 제3로직회로에서 입력되는 펄스를 인버터(47)로 반전시켜서 제2수평동기신호를 출력시키는 제4로직회로와; 상기 제3로직회로에서 입력되는 펄스와 출력단으로 출력되는 제1수평동기신호에서 반전된 상태의 파형으로 된 소정의 펄스에서 모두 하이상태인 구간에서만 로우상태로 되는 펄스를 발생시켜 반전시킨 후 제1수평동기신호로 출력하는 제5로직회로와; 상기 1수평동기신호에서 반전된 상태의 파형으로 된 소성의 펄스를 짝수개의 인버터를 사용하여 소정의 시간동안 지연시킨 펄스를 리세트신호로 이용하여 입력되는 칼라서브캐리어를 분주시키도록 복수개의 플립플롭으로 구성된 제6로직회로와; 상기 제6로직회로에서 분주시켜 발생시킨 펄스를 다시 반전시킨 펄스와 상기 제5로직회로에서 출력되는 제1수평동기신호와 반전된 상태의 파형으로 된 소성의 펄스에서 모두 하이상태인 구간에서만 로우상태로 되는 펄스를 발생시켜 상기 제5로직회로로 출력시키는 제7로직회로와; 상기 제7로직회로로부터 입력되는 펄스를 짝수개의 인버터를 사용하여 지연시킨 펄스를 상기 제6로직회로의 리세트신호로 출력시키는 제8로직회로로 구성된 게이트 펄스 발생회로.
3. 제1항에 있어서, 상기 기록 게이트 펄스 발생기는, 입력되는 제1수평동기신호를 인버터로 반전시킨 펄스를 각 단 플립플롭의 리세트신호로 이용하여 입력하는 칼라서브캐리어를 분주시키도록 복수개의 플립플롭으로 구성된 제9로직회로와; 입력되는 제1수평동기신호를 인버터로 반전시킨 펄스를 각 단 플립플롭의 리세트신호로 이용하여 상기 제9로직회로에서 출력되는 펄스를 분주시키도록 복수개의 플립플롭으로 구성된 제10로직회로와; 상기 제9로직회로로부터 입력되는 펄스와 상기 제10로직회로로부터 입력되는 펄스를 낸드게이트(62)로 모두 하이상태인 구간에서만 로우상태로 되는 펄스를 발생시킨 후 인버터로 반전시켜 출력시키는 제11로직회로와; 입력되는 제1수평동기신호를 인버터로 반전시킨 펄스를 플립플롭의 리세트 신호로 이용하고 입력되는 칼라서브캐리어를 이용하여 상기 제11로직회로로부터 입력되는 펄스를 지연시키고 반전시킨 상태의 펄스를 발생시키도록 플립플롭으로 구성된 제12로직회로와; 입력되는 제2수평동기신호를 플립플롭의 리세트 신호로 이용하여 상기 제2수평동기신호의 라이징엣지에서 하이상태를 유지하다가 상기 제12수평 동기신호의 플링엣지 이후에 상기 제12로직회로에서 입력되는 펄스의 첫 번째 플링엣지에서 로우상태로 반전되는 펄스를 발생시키도록 플립플롭으로 구성된 제13로직회로와; 입력되는 복합동기신호를 인버터로 반전시킨 펄스와 상기 제13로직회로로부터 입력되는 펄스에서 모두 하이상태인 구간에서만 로우상태로 되는 펄스를 발생시킨 후 반전시켜 기록 게이트 펄스로 출력시키는 제14로직회로로 구성된 게이트 펄스 발생회로.
4. 제1항에 있어서, 상기 재생 게이트 펄스 발생기는, 입력되는 복합동기신호를 플립플롭의 리세트 신호로 이용하여 칼라서브캐리어를 분주시키도록 플립플롭으로 구성된 제15로직회로와; 입력되는 복합동기신호를 플립플롭의 리세트 신호로 이용하여 상기 제15로직회로부터 입력되는 펄스를 분주시키도록 플립플롭으로 구성된 제16로직회로와; 상기 제15로직회로와 상기 제16로직회로로부터 입력되는 펄스에서 모두 하이상태인 구간에서만 로우상태로 되는 펄스를 발생시킨 후 반전시켜 출력시키는 제17로직회로와; 입력되는 복합동기신호를 플립플롭의 리세트신호로 이용하고 상기 제17로직회로로부터 입력되는 펄스를 입력 되는 칼라서브캐리어를 이용하여 지연시키고 반전된 상태로 출력시키도록 플립플롭으로 구성된 제18로직회로와; 입력되는 복합동기신호를 플립플롭의 리세트신호로 이용하여 상기 복합동기신호의 라이징엣지에서 로우상태로 유지되다가 상기 복합동기신호의 라이징엣지 이후에 상기 제18로직회로에서 입력되는 펄스의 플링엣지에서 하이상태로 반전되는 펄스를 발생시키도록 플립플롭으로 구성된 제19로직회로와; 상기 제19로직회로에서 입력되는 펄스와 입력되는 기록게이트 펄스에서 모두 하이상태인 구간에서만 로우상태로 되는 펄스를 발생시킨 후에 반전시켜 재생 게이트 펄스로 출력시키는 제20로직회로로 구성된 게이트 펄스 발생회로.
5. 제1항에 있어서, 상기 멀티플렉서는, 입력되는 선택신호가 하이상태이면 입력되는 기록 게이트펄스가 선택되어 출력되고, 로우상태이면 입력되는 재생 게이트 펄스가 선택 되어 출력되도록 복수개의 낸드게이트와 인버터로 구성된 게이트 펄스 발생회로.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.