KR950006933Y1

KR950006933Y1 - 아이씨티(ict)의 패턴신호 발생회로

Info

Publication number: KR950006933Y1
Application number: KR2019930005160U
Authority: KR
Inventors: 전영준
Original assignee: 엘지산전 주식회사; 이희종
Priority date: 1993-03-31
Filing date: 1993-03-31
Publication date: 1995-08-23
Also published as: KR940023212U

Abstract

내용 없음.

Description

아이씨티(ICT)의 패턴신호 발생회로

제1도는 종래 아이씨티(ICT)의 패턴신호 발생회로의 블럭도.

제2도는 제1도에 있어서, 그레이 코드 발생부의 상세 블럭도.

제3도는 제1도에 있어서, 각부의 신호 파형도.

제4도는 본 고안 아이씨티(ICT)의 패턴신호 발생회로의 블럭도.

제5도는 제4도에 있어서, 각부의 신호 파형도.

* 도면의 주요부분에 대한 부호의 설명

1 : 그레이 코드 발생 제어부 2 : 그레이 코드 발생부

3 : 구동신호 출력부 4 : 래치

5 : 비교기 6 : 레지스터

11 : 벡터코드 발생부 12 : 카운터

13 : 엔코더 14 : 신호선택부

AN₁, AN₂: 앤드게이트 OR₁: 오아게이트

IN₁: 인버터

본 고안은 디지탈 아이씨티(ICT)의 집적회로 검사에 관한 것으로 특히, 피씨비(PCB)에 실장된 디지탈 집적 회로(IC)에 그레이 코드와 병행으로 사용자가 임의로 정의하는 벡터 코드를 출력시켜 집적회로의 상태를 자동으로 검사하는 아이씨티(ICT)의 패턴신호 발생회로에 관한 것이다.

피씨비(PCB)상에 여러 종류의 소자들이 다수 장착되는데 이 소자들의 양, 불량 상태를 일반 계측기로 일일이 개별 검사하는 것은 양적으로나 시간적으로 불가능하여 한번에 자동측정하는 아이씨티(ICT) 장비를 사용하게 된다.

이때, 아이씨티(ICT) 장비의 측정회로에서 일정한 패턴의 전기신호를 피측정 소자에 인가하고 이에 따라 발생하는 피측정소자의 출력신호를 분석하여 분석결과에 따라 피측정소자의 상태를 판별하게 된다.

제1도는 종래 아이씨티(ICT)의 패턴신호 발생회로의 블럭도로서 이에 도시된 바와같이, 클럭(CLK), 트윈신호(TWIN) 및 스타트신호(Start)에 제어되어 그레이코드 발생을 위한 선택신호(SLT)를 출력하는 그레이 코드 발생제어부(1)와, 그레이코드에 따른 데이타(Data)를 저장하여 상기 그레이 코드 발생제어부(1)의 출력(SLT)에 따라 그레이코드(GC)를 발생하는 그레이 코드 발생부(2)와, 이 그레이 코드 발생부(2)의 출력(GC)을 입력받아 피측정 소자에 패턴신호(Vp)를 출력하는 구동신호 출력부(3)로 구성된 것으로, 상기 크레이 코드 발생부(2)는 제2도에 도시된 바와같이, 트윈신호(TWIN)에 인에이블되어 스트로브신호(STROBE)에 따라 데이타(Data)를 저장하는 래치(4)와, 이 래치(4)의 출력(LD)과 그레이코드 발생제어부(1)의 출력(SCT)을 비교하는 비교기(5)와, 이 비교기(5)의 출력(EQ)에 따라 그레이 코드인 출력신호(GC)를 토글시키는 레지스터(6)로 구성된다.

이와같이 종래 회로의 동작과정을 제3도 각부의 신호 파형도를 참조하여 설명하면 다음과 같다.

제3a∼e도에 도시된 바와같은 트윈신호(TWIN)가 저전위가 되고 스트로브신호(STROBE)가 저전위가 되면 그레이코드 발생부(2)의 4비트 래치(4)는 제3d도에 도시한 바와같은 그레이코드 숫자인 4비트 데이타(Data)를 래치시키게 된다.

이때, 제3b도에 도시된 바와같이 스타트신호(Start)가 제3a도에 도시된 바와같은 클럭(CLK)의 한주기동안 저전위가 되면 제3c도에 도시된 바와같은 고전위의 트윈신호(TWIN)에 인에이블된 그레이코드 발생제어부(1)는 제3f도에 도시된 바와같은 선택신호(SLT)를 그레이코드 발생부(2)의 4비트 비교기(5)에 출력하게 된다.

이에 따라, 비교기(5)는 그레이코드 발생제어부(1)의 출력(SLT)과 래치(4)의 출력(LD)을 비교하여 같으면 출력신호를 고전위로 출력하는데 그레이코드의 숫자가 "2"인 경우 제3g도에 도시된 바와같은 파형을 출력하고 상기 신호(EQ)가 고전위가 될때마다 토굴 레지스터(6)는 제3h도에 도시한 바와같이 그레이코드(GC)를 출력함으로 구동신호 출력부(3)는 해당 패턴신호(Vp)를 피측정소자에 출력하게 된다.

그러나, 이와같은 종래 회로는 여러 계측에 유용하게 사용되는 그레이 코드가 정해진 법칙에 의한 생성 패턴팀으로 임의의 순간에 사용자가 원하는 값으로 변화시키는 것이 불가능하여 소자 측정시 순각적인 결과의 예측이 불가능한 문제점이 있었다.

본 고안은 이러한 종래의 문제점을 해결하기 위하여 피측정소자의 측정결과 예측을 용이하게 하기 위해 그레이코드와 사용자 정의에 의한 벡터 코드를 발생시키고 테스트 모드에 따라 두 코드중 하나를 선택하여 패텬신호로 출력하는 아이씨티(ICT)의 패턴신호 발생회로를 안출한 것으로, 이를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

제4도는 본 발명 회로의 블럭도로서 이에 도시한 바와같이, 그레이코드의 숫자 데이타(Data), 선택신호(SLT), 스트로브신호(STROBE) 및 트윈신호(TWIN)를 입력받아 그레이코드(GC)를 발생시키도록 래치(4), 비교기(5) 및 레지스터(6)로 제1도의 종래 회로와 동일하게 구성한 그레이코드 발생부(2)와, 트윈신호(TWIN)에 인에이블되어 클럭(CLK)에 따라 16비트의 숫자를 계수하고 이 계수된 신호(SEQ)에 따라 부호화한 해당 벡터코드(VC)를 출력하도록 카운터(12) 및 엔코더(13)로 구성한 벡터코드발생부(11)와, 테스트모드신호(Tm)에 따라 상기 그레이코드 발생부(2)의 출력(GC) 또는 벡터코드발생부(11)의 출력(VC)을 선택하여 패턴신호(Vp)를 발생시키는 구동신호 출력부(3)에 입력시키는 신호선택부(14)로 구성한 것으로, 상기 신호선택부(14)는 테스트모드신호(Tm)와 벡터코드발생부(11)의 출력(VC)을 앤딩하는 앤드게이트(AN₂)와 상기 테스트모드신호(Tm)를 인버터(IN₁)을 통해 반전시킨 신호와 그레이코드 발생부(2)의 출력(GC)을 앤딩하는 앤드게이트(AN₁)와, 상기 앤드게이트(AN₁)(AN₂)의 출력을 오아링하는 오아게이트(OR₁)로 구성한다.

이와같이 구성한 본 고안의 작용 및 효과를 제5도 각부의 신호파형도를 참조하여 상세히 설명하면 다음과 같다.

피측정소자의 측정방식이 그레이코드 방식으로 테스트 모드신호(Tm) 가 제5f도에 도시한 바와같이 지전위가 되면 신호선택부(14)의 앤드게이트(AN₂)가 디스에이블되어 벡터코드발생부(11)의 출력 (VC)은 측정과정에 영향을 주지않게 된다.

이때, 그레이코드 발생부(2)는 제5b, d도에 도시한 바와같이 트윈신호(TWIN)가 저전위가 되고 스트로브신호(STROBE)가 저전위가 되면 4비트 래치(4)는 제5c도에 도시한 바와같은 그레이코드 숫자인 4비트 데이타(Data)가 래치되어 저장된 비교기(5)에 출력하게 된다.

이에 따라, 비교기(5)는 래치(4)의 출력(LD)과 제5e도에 도시한 바와같은 선택신호(SLT)를 비교하여 일치하면 제5g도에 도시한 바와같이 고전위신호(EQ)를 출력하고, 이 비교신호(EQ)가 고전위로 입력될때 마다 레지스터(6)는 제5h도에 도시한 바와같이 그레이코드(GC)를 토글시켜 신호선택부(14)에 출력하게 된다.

따라서, 저전위인 테스트모드신호(Tm)가 인버터(IN₁)을 통해 일측 입력단자에 입력되어 인에이블된 앤드게이트(AN₁)의 타측입력단자에 그레이코드 발생부(2)의 출력(GC)이 입력됨에 따라 앤딩한 신호가 입력된 오아게이트(OR₁)가 상기 신호(GC)와 동일한 신호(V₁)를 구동신호 출력부(3)에 입력시킴으로 제5i도에 도시한 바와같은 패턴신호(Vp)가 출력되어진다.

그리고, 측정방식이 벡터 방식으로 테스트 모드 신호(Tm)가 제5j도에 도시한 바와같이 고전위가 되면 신호선택부(14)의 인버터(IN₁)를 통해 저전위가 됨으로 앤드게이트(AN₁)가 디스에이블되어 그레이코드 발생부(2)의 출력(GC)은 측정과정에 무관하게 된다.

이때, 벡터코드 발생부(11)는 제5b도에 도시한 바와같은 트윈신호(TWIN)가 고전위가 될때 16비트 카운트(12)는 제5a도에 도시한 바와같은 클럭(CLK)이 입력됨에 따라 0~15까지의 숫자를 카운트하여 계수신호(SEQ)를 출력하고 16비트 벡터(Vector)가 입력된 16×1 엔코더(13)는 상기 계수신호(SEQ)에 해당하는 벡터코드(VC)를 출력하는데 상기 벡터(Vector)가 1010101001010101일 경우 제5k도에 도시한 바와같이 순서대로 1비트씩 인가한 벡터코드(VC)를 출력하게 된다.

이에따라, 고전위의 테스트 모드 신호(Tm)가 일측입력 단자에 입력된 앤드게이트(AN₂)가 벡터코드발생부(11)의 출력(VC)을 오아게이트(OR₁)에 출력함으로 구동신호 출력부(14)는 신호선택부(14)의 출력(V₁)이 입력됨에 따라 제5l도에 도시한 바와같은 패턴신호(Vp)를 피측정소자에 출력하게 된다.

상기에서 상세히 설명한 바와같이 본 고안 아이씨티(ICT)의 패턴신호 발생회로는 피측정소자를 측정할때 측정방식에 따라 테스트 모드 신호의 레벨을 변화시켜 그레이 코드 또는 벡터코드에 따른 패턴신호를 출력시킴으로서 순간적인 측정결과를 예측할 뿐만 아니라 피측정소자의 상태를 정확히 판별할 수 있는 효과가 있다.

Claims

트윈신호(TWIN)이 인에이블되어 스트로브신호(STROBE)에 데이타(Data)를 래치시키고 이 래치신호(LD)와 선택신호(SLT)를 비교함에 따라 토글된 그레이코드(GC)를 발생시키는 그레이코드 발생부(2)와, 상기 트윈신호(TWIN)에 인에이블되어 클럭(CLK)에 따라 16비트의 숫자를 계수하고 이 계수신호(SEQ)와 벡터(Vector)를 부호화 하여 벡터코드(VC)를 출력하는 벡터코드발생부(11)와, 테스트 모드신호(Tm)에 따라 상기 그레이코드 발생부(2)의 출력(GC) 또는 벡터코드발생부(11)의 출력(VC)을 선택하여 구동신호 출력부(3)에 입력시키는 신호선택부(14)로 구성함을 특징으로 하는 아이씨티(ICT)의 패턴신호 발생회로.
제1항에 있어서, 벡터신호 발생부(11)는 트윈신호(TWIN)에 인에이블되어 클럭(CLK)에 따라 16비트의 숫자를 계수하는 카운터(12)와, 이 카운터(12)의 출력(SEQ)과 16비트의 벡터(Vector)를 부호화하여 벡터코드(VC)를 출력하는 엔코더(13)로 구성함을 특징으로 하는 아이씨티(ICT)의 패턴신호 발생회로.
제1항에 있어서, 신호선택부(14)는 테스트 모드신호(Tm)를 반전시키는 인버터(IN₁)와 이 인버터(IN₁)의 출력(Tm)과 그레이코드 발생부(2)의 출력(GC)을 앤딩하는 앤드게이트(AN₁)와, 상기 테스트 모드 신호(Tm)와 벡터코드 발생부(1)의 출력(VC)을 앤딩하는 앤드게이트(AN₂)와, 상기 앤드게이트(AN₁)(AN₂)의 출력을 오아링하는 오아게이트(OR1)로 구성함을 특징으로 하는 아이씨티(ICT)의 패턴신호 발생회로.