SU316103A1 - Статистический анализатор последовательногодействия - Google Patents
Статистический анализатор последовательногодействияInfo
- Publication number
- SU316103A1 SU316103A1 SU1401311A SU1401311A SU316103A1 SU 316103 A1 SU316103 A1 SU 316103A1 SU 1401311 A SU1401311 A SU 1401311A SU 1401311 A SU1401311 A SU 1401311A SU 316103 A1 SU316103 A1 SU 316103A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- analysis
- counter
- level
- levels
- circuit
- Prior art date
Links
- 238000004458 analytical method Methods 0.000 description 18
- 238000000034 method Methods 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 238000004166 bioassay Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000000875 corresponding Effects 0.000 description 1
- 230000001186 cumulative Effects 0.000 description 1
- 239000000839 emulsion Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000007619 statistical method Methods 0.000 description 1
Description
Предлагаемое изобретение относитс к области специализированных устройств вычислительной техники, предназначенных дл статистического анализа случайных процессов.
В известных статистических анализаторах с целью повышени точности измерений увеличивают число уровней анализа, в результате чего существенно усложн етс схемное и конструктивное построение анализаторов и снижаетс их надежность, а также значительно увеличиваетс продолжительность последовательного анализа и определени числовых характеристик по веро тности пребывани реализации ниже (выше) уровн , соответствующего искомой числовой характеристике или их линейной комбинации.
Целью предлагаемого изобретени вл етс упрощение аппаратуры, повышение надежности и ускорение определени числовых характеристик стационарных случайных процессов.
Новизна устройства заключаетс в преобразовании числа, записанного в счетчик, в управл юп1ее напр жение путем подключени к кодовым выходам различных разр дов счетчика двух (или нескольких) дешифраторов , выходы которых подключены к логической схеме выбора уровней анализа, позвол ющей получить на ее выходе управл ющее напр жение только в том случае, если номер установленного уровн анализа больше числа, записанного в счетчик (или равен этому числу ) . Выход схемы выбора уровней анализа подключен к управл ющему входу схемы совпадени , второй вход которой подключен к выходу тактовых импульсов считывани синхронизатора .
Функциональна схема предлагаемого устройства показана на чертеже. В его состав вход т: преобразователь 1 напр жени в число импульсов, синхронизатор 2, двоичный
счетчик 5, дешифраторы 4, логическа схема 5
выбора уровней анализа, схема совпадени 6,
задатчик 7 времени анализа, накопительный
счетчик 8.
Напр жение исследуемой реализации преобразуетс преобразователем / в число импульсов . Синхронизатор 2 вырабатывает тактовые импульсы дл управлени работой преобразовател , сч 1тывани информации и установки схемы в исходное состо ние. Число импульсов Л(/), пропорциональное напр жению в момент выборки, пересчитываетс счетчиком 5, состо ни1М из двух (нескольких) разр дов , емкости которых равны п и п и определ ют число уровней анализа (дифференциальных коридоров) соответственно младшего и старшего разр дов. Следовательно, общее число уровней анализа /to i-«2- В общем
выборки N(t Л|, то в cTapincM счетчика запишетс целое число дроби - i/ni, т. е. число (A,/;(i). В младшем разр де запишетс , число b .j- /ь.
Записанные в каждом разр де счетчика числа с помои1Ы() (|)раторов / преобразуютс п управл ющие напр жени иа их выходиых иншах.
Напр жени с ден1нфраторов преобразуютс и коммутируютс лоп.ческой схемой 5 выбора уровней гшализа таким образом, чтоб )1 иа ее выходе было уп|)авл 1ои1ее напр жение только в том случае, если записанное в счетчике 5 число меньн1е номера выбранного уровн анал1за /е, т. е. ,k (пли равно этому чнслу при определении плотности раснредсленн ).
Выходное наир жепие со схемы 5 иодкдючено к yнpaзл юн, входу cxeMiii сониадени 6, на второй вход которой поступают тактовые импульсв счнтыванп с сиихроиизатора 2, а на третий вход нодапо напр жение в виде стробнмлульса с задатчика 7 времени анализа. Следователыо, па наконитедьпв1Й счетчик 8 за врем анализа проход т импудьсы со схемы еовпадепи в том случае, если па ее управл юиип вход подано напр жение со схемв выбора уровней анализа.
При oTFJCKajniH числовых характеристик наход т такой уровень f;,-,, чтобы за врем анализа Га на пакопптелв1П11Й счетчпк поступило число импульсов С, и;)опорниоиал1 пое веро тности ,Lx, то есть
C 7,.. ,,
где /«--частота выборок; Ux- некома числова характеристика или их линейна комбинаи .н .
С целью ускорени определени вначале подключают только ypOBtiH старнтего разр да и находит ближайнпи к пско.мой числовой характеристике уровень (Ук. , так что
CoPff/ /Kj C CoPiL(;K,-,-i.
Затем поеледовательни подключают уровпи младшего разр да .ч наход т уровень UK, веро тность пребывани реализации 1П1же которого соответствует нскодгой числовой характерист} ке .
Предлагаемв1Й статистический анализатор может работать также как анализатор последовательного действи нри определении функции или плотности распределени . При этом
дискретизаци уровней анализа может быть как поето пной, так и измеи емой. Процесс онределепи законов распределени или числовых характеристик может быть автоматизирован путем добавлени несложной логичеекой схемы, уиравд ющей иереключением уровней анализа (днфферепциальиых коридоров ) в задаииом режиме работы.
Нар ду с ускорением определени законов распределени и числовых характеристик
важиым достоинством предлагаемого уетройства вл етс сушественпое упрощение аппаратуры . Так, папример, дл поетроени анализатора с /го 64 уровией аиализа с одним дешифраторо.м на диодной матрице необходимо 384 диода и коммутатор па 64 положепи , а в случае двух дешифраторов е «1 Л2 8 соответственпо 48 диодов и два коммутатора ьа 8 поло ;е1пп1 каждый. При увеличении числа уровней аиализа унрон 1ение аппаратуры
етаповитс еше более значительным. Одновременно повышаетс номехоустойчивость анализатора.
Предмет изобретени
Статистический анализатор носледовательпого дейетви , содержащий нреобразователь нанр жени в число импульсов, двоичный
счетчик импульсов, подключенный к выходу преобразовател , дешифраторы, схему совпадени , еоединенную с задатчиком времени анализа, синхронизатор, подключенный к преобразователю , уетановочному входу двоичного
счетчика и к схеме еовнадени , наконительиый ечетчик числа имиульсов, подключенный к выходу схемы совпадени , и схему выбора уровней ана.тнза, отличающийс тем, что, с целью упрои1,епи устройства, в пем к кодовым
выходам различных разр дов счетчика нодключены дешифраторы, выходы которых соединены со схемой выбора уровней анализа, а выхо,ц носледпей подключен к управл ющему входу схемы совпадени .
U(t/
Publications (1)
Publication Number | Publication Date |
---|---|
SU316103A1 true SU316103A1 (ru) |
Family
ID=
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4155084A (en) | Solid state LED display device | |
SU316103A1 (ru) | Статистический анализатор последовательногодействия | |
US3539994A (en) | Adaptive template pattern categorizing system | |
US3187303A (en) | Digital peak reader | |
US3317717A (en) | Circuitry to represent as a waveform the relationship of two variables | |
US6803868B2 (en) | Method and apparatus of producing a digital depiction of a signal | |
SU1509907A1 (ru) | Устройство дл отладки и контрол программ | |
RU2656989C1 (ru) | Аналого-цифровой преобразователь | |
RU2028731C1 (ru) | Следящий аналого-цифровой преобразователь | |
SU1001183A1 (ru) | Устройство дл контрол и измерени параметров блоков пам ти | |
SU1290355A1 (ru) | Анализатор длительностей выбросов случайных процессов | |
SU1247894A1 (ru) | Анализатор амплитудных распределений | |
SU1042065A1 (ru) | Тренажер оператора автоматизированной системы управлени | |
RU2204884C1 (ru) | Аналого-цифровой преобразователь | |
SU1182579A1 (ru) | Устройство дл считывани информации из ассоциативной пам ти | |
SU1506448A1 (ru) | Логический анализатор | |
SU1164549A1 (ru) | Цифровой регистратор | |
SU1076913A1 (ru) | Параллельный статистический анализатор отклонений и колебаний напр жени | |
SU892705A1 (ru) | Устройство дл автоматического измерени динамических характеристик быстродействующих аналого-цифровых преобразователей | |
SU1377908A2 (ru) | Устройство дл измерени максимального и минимального периодов следовани сигналов | |
SU1109672A1 (ru) | Устройство дл определени крутизны измер емой функции | |
SU1001181A1 (ru) | Устройство дл контрол оперативной пам ти | |
SU881755A1 (ru) | Устройство дл контрол клавиатуры | |
RU2182359C2 (ru) | Устройство для обработки нечеткой информации | |
SU1723561A1 (ru) | Четырехпороговый экстрапол ционный способ определени временного положени видеоимпульсов и устройство дл его осуществлени |