KR950006740B1 - 전원 공급원이 다른 논리회로용 클럭공급회로 - Google Patents

전원 공급원이 다른 논리회로용 클럭공급회로 Download PDF

Info

Publication number
KR950006740B1
KR950006740B1 KR1019930012128A KR930012128A KR950006740B1 KR 950006740 B1 KR950006740 B1 KR 950006740B1 KR 1019930012128 A KR1019930012128 A KR 1019930012128A KR 930012128 A KR930012128 A KR 930012128A KR 950006740 B1 KR950006740 B1 KR 950006740B1
Authority
KR
South Korea
Prior art keywords
clock
circuit
logic circuit
logic
buffer
Prior art date
Application number
KR1019930012128A
Other languages
English (en)
Other versions
KR950002210A (ko
Inventor
박상원
Original Assignee
대우통신주식회사
박성규
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 대우통신주식회사, 박성규 filed Critical 대우통신주식회사
Priority to KR1019930012128A priority Critical patent/KR950006740B1/ko
Publication of KR950002210A publication Critical patent/KR950002210A/ko
Application granted granted Critical
Publication of KR950006740B1 publication Critical patent/KR950006740B1/ko

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits

Landscapes

  • Logic Circuits (AREA)

Abstract

내용 없음.

Description

전원 공급원이 다른 논리회로용 클럭공급회로
제1도는 종래의 단일 전원 공급원의 논리회로에 대한 일반적인 클록공급회로도.
제2도는 종래의 기술에 따른 다단 논리회로에 대한 클록공급회로도.
제3도는 본 발명에 따른 클록공급회로도.
제4도는 본 발명에 따른 클록공급회로의 다른 실시예를 나타낸 도면.
* 도면의 주요부분에 대한 부호의 설명
10,30,50,80 : 클럭발생회로 20 : 논리회로
41,61,91 : 제1논리회로 42,62,92 : 제2논리회로
70,110 : 누설전류 차단회로
본 발명은 전원 공급원이 다른 논리회로용 클럭공급회로에 관한 것으로, 특히 성능이 개선되고 회로의 구성을 보다 간단하게 구현한 전원 공급원이 다른 논리회로용 클럭공급회로에 관한 것이다.
제1도에는 종래의 단일 전원 공급원의 논리회로에 대한 일반적인 클럭공급회로도가 도시된다.
상기 클럭공급회로(100)는 단일 전원 공급원에서의 논리회로에 대해 클럭을 공급하는 클럭발생회로(10)와 이로부터 발생된 신호를 수신하는 논리회로(20)로 구성된다. 상기 클럭발생회로(10)는 전원 공급원(VDD1)으로부터 버퍼(IC1) 및 (IC2)로 공급되는 전원이 저항(R1) 및 캐패시터(C1)에 의해 수정발진자(XTAL1)의 양극에 전압을 가하고 상기 인가된 전압은 수정발진자(XTAL1)의 내부에 있는 수정박막에 압전현상을 유발시킴으로써 소정의 주파수의 신호가 발생된다. 상기 수정발진자(XTAL1)로부터 발생된 신호는 버퍼(IC3)에 의해 디지틀 신호로 변환되며, 이러한 소정의 주파수의 디지틀 신호가 일반 논리회로의 클럭신호로 사용된다. 이와 같이 발생된 클럭신호가 다단 논리회로에 공급될 경우에는, 제2도에 도시된 바와 같이 버퍼(IC6)로부터 출력된 클럭신호가 부가된 버퍼(IC7)를 통해 버퍼링한 다음 다른 논리회로(42)에 공급한다.
그러나 이와 같은 종래의 클럭공급회로는 제1논리회로(41)와 제2논리회로(42)가 동일한 전원 공급원을 사용할 경우에만 가능하며, 도시된 바와 같이 상기 두 논리회로(41)(42)가 서로 다른 전원 공급원(VDD1)(VDD2)을 사용할 경우에는 이와 같은 시스템을 사용할 수가 없다. 왜냐하면 상기 두 전원 공급원중 출력 발생회로(30)의 전원 공급원인 VDD1은 인가되고, 제2논리회로(42)의 전원 공급원 VDD2이 차단될 경우에는, 버퍼(IC7)의 입력단으로부터 전원 공급원(VDD2)으로의 누설전류로 인하여 버퍼(IC6)로부터 출력된 클럭신호의 전압레벨이 줄어듬으로써 정상적인 동작이 이루어지지 못하기 때문이다.
그러므로 전술한 종래의 클럭공급회로(200)는, 전원 공급원이 다른 다단 논리회로에 동일 주파수의 클럭신호를 사용할 경우에는, 제1도에 도시된 바와 같은 클럭발생회로를 전원 공급원별로 별개로 구성하여, 즉 클럭발생회로(10)를 두개로 구성하여 논리회로(40)와 결합하여 사용하였으므로, 이로 인해 많은 부품을 중복 사용함으로써 야기되는 가격 상승의 요인 및 회로구성의 복잡성의 요인이 되었으며, 더우기 두 논리회로에 사용되는 클럭신호가 동기되어야 할 경우에는 버퍼(IC7)에 클럭발생회로(30)의 전원 공급원(VDD1)을 인가함으로써 상기 논리회로(42)의 입력단에서 전원 공급원 (VDD2)으로의 누설전류를 감수하고 사용하여야 하는 단점이 있었다.
따라서 본 발명은 전술하는 문제점들을 해소하기 위한 것으로서, 본 발명의 목적은 성능이 보다 개선되고, 클럭공급회로의 구성을 보다 간단하게 구현하는 전원 공급원이 다른 두 논리회로용 클럭공급회로를 제공하는데 있다.
본 발명에 따른 전원 공급원이 다른 논리회로용 클럭공급회로는 소정의 주파수를 갖는 클럭신호를 발생하는 클럭발생수단과, 상기 클럭펄스가 공급되는 제1논리회로수단과 제2논리회로수단으로 구성되는 클럭공급회로로서 전원 공급원이 다른 클럭공급회로에서 전류의 누설을 차단하기 위해 상기 클럭발생수단과 상기 제2논리회로수단과의 접속점과 상기 제 2논리회로수단 사이에 누설전류 차단수단을 더 포함하는 것을 특징으로 한다.
이하, 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
제3도는 본 발명에 따른 클럭공급회로도로써, 제2도에 도시된 종래의 클럭공급회로의 구성에 누설전류차단회로(70)를 부가하여 별도의 다른 전원 공급원에서 사용할 수 있도록 한 회로이다.
우선, 전원(VDD1)은 인가되고 전원(VDD2)은 차단된 경우, 제1논리회로(61)는 동작하지만 제2논리회로(62)는 동작하지 않는 경우이다. 제2도에 도시된 종래의 클럭공급회로인 클럭발생회로(30)에서 생성된 클럭신호는 버퍼(IC6)로 출력되어 제1논리회로(41)에 인가된다. 이때 출력된 클럭신호의 논리레벨이 “1”일 경우에는 버퍼(IC6)의 드레인 전류(IDD6)는 제1논리회로(41) 및 제2논리회로(42)에 공급된다. 이러한 경우에 있어서 제2도에 도시된 바와 같은 종래의 클럭공급회로에서는, 제1논리회로(41)로 유입되는 전류는 제1전원 공급원(VDD1)의 전원이 인가되어 있으므로 누설전류의 흐름이 차단되지만, 제2논리회로(42)로 유입되는 전류는 제2전원 공급원(VDD2)의 전원이 차단되어 있으므로 버퍼(IC7)의 입력단에서 상기 제2전원 공급원(VDD2)으로 전량 누설되는 문제가 야기된다.
그러나 제3도에 도시된 바와 같이, 본 발명에 따른 클럭공급회로에서는 이러한 문제를 방지하기 위해 클럭발생회로(50)와 버퍼(IC11)간에 다이오드(D1)를 역방향으로 추가함으로써 상기와 같은 누설전류를 차단하였다.
다음은, 제1 및 제2전원 공급원(VDD1) 및 (VDD2)이 모두 인가되어 제1 및 제2논리회로(61) 및 (62)에 모두 클럭신호를 공급하여야 하는 경우이다. 이때 클럭발생회로(50)에서 출력된 클럭신호가 제1논리회로(61)에는 공급되지만, 제2논리회로(62)로 공급되는 상기 클럭신호는 도시된 바와 같이 다이오드(D1)에 의하여 차단되어 버퍼(IC11)로 인가되지 못하므로 상기 버퍼(IC11)의 입력신호는 정의할 수 없는 불안정한 상태가 될 수 있지만, 본 발명에 따른 클럭공급회로에서는 상기 다이오드(D1)의 애노드(Anode)와 제2전원 공급원(VDD2)간에 저항(R4)을 추가함으로써 풀업(pull up)저항의 역할을 하도록 하고 있다.
버퍼(IC10)로부터 출력된 클럭신호의 논리레벨이 “0”일 경우에는, 상기 풀업저항(R4)에 공급되는 제2전원 공급원(VDD2)으로 인하여 상기 풀업저항(R2)에는 전류가 흐르게 되지만 이 전류는 상기 버퍼(IC10)로 부터의 출력신호의 논리레벨이 “0”이므로상기 다이오드(D1)를 통하여 전량 버퍼(IC10)로 유입되어, 버퍼(IC10)의 드레인 전류(IDD3)로 흐르게 된다. 따라서, 상기 풀업저항(R4)과 상기 다이오드(D1)가 접속된 상기 버퍼(IC11)의 입력신호의 논리레벨은 상기 버퍼(IC10)의 출력신호의 논리레벨과 동일한 “0”이 된다.
또한, 버퍼(IC10)로부터 출력된 클럭신호의 논리레벨이 “1”일 경우에는, 상기 버퍼(IC10)로부터의 출력신호가 상기 다이오드(D1)에 의하여 차단되어 제2논리회로(62)의 입력으로 유입되지 못하고 전량 제1논리회로(61)의 입력으로 유입된다. 따라서, 이때 상기 버퍼(IC11)의 입력상태는 상기 버퍼(IC10)의 출력신호와 관계없이 상기 풀업저항(R4)에 의하여 결정되는데, 상기 풀업저항(R4)이 상기 제2전원 공급원(VDD2)에 접속되어 있으므로 논리레벨이 “1”이 되어 상기 버퍼(IC10)의 출력신호의 논리레벨과 동일하게 된다.
제4도는 본 발명에 따른 다른 실시예로서, 제3도의 다이오드(D1)를 N채널 MOS FET(Q1)로 대체하여 사용한 경우이다. 이러한 경우 상기 N채널 MOS FET(Q1)의 게이트(G)단에 일정한 전압이 인가되면, 상기 FET(Q1)가 턴온 상태가 되어 상기 FET(Q1)의 드레인(D)단과 소오스(S)단간의 저항(RDS)이 “0”에 근접하게 되며, 상기 게이트(G)단에 전압이 인가되지 않으면, 상기 저항(RDS)이 “∞ (무한대)”에 근접하는 작용을 한다. 따라서, 상기 게이트(G)단에 상기 제2전원 공급원(VDD2)로부터의 전압인가 여부에 따른 동작이, 본 발명에 따른 클럭공급회로인 제3도에 도시된 다이오드(D1)의 동작과 동일한 역할을 수행하게 된다. 다만, 이때에는 상기 게이트(G)단에 인가되는 전류를 제어하기 위한 저항(R5)이 추가로 필요하게 된다.
전술한 바와 같이 본 발명에 의하면, 종래의 각 전원 공급원별 별도로 구성하던 클럭발생회로를 단일로 구성할 수 있으므로 회로구성을 보다 간단하게 구현할 수 있으며, 또한 종래 클럭공급회로에 있어서 두 클럭신호에 동기를 요구할 경우 수반되던 누설전류를 방지할 수 있는 커다란 효과가 있다.

Claims (3)

  1. 소정의 주파수를 갖는 클럭신호를 발생하는 클럭발생수단(50)과, 상기 클럭이 공급되는 제1논리회로수단(61)과 제2논리회로수단(62)으로 구성되는 클럭공급회로에 있어서, 전원 공급원이 다른 클럭공급회로에서 전류의 누설을 차단하기 위해 상기 클럭발생수단(50)과 상기 제1논리회로수단(61)과의 접속점과 상기 제2논리회로수단(62) 사이에 누설전류 차단수단(70)을 더 포함하는 것을 특징으로 하는 전원 공급원이 다른 논리회로용 클럭공급회로.
  2. 제1항에 있어서, 상기 누설전류 차단수단(70)이 제2전원 공급원(VDD2)과, 다이오드(D1)와, 저항(R4)과, 버퍼(IC11)로 구성됨을 특징으로 하는 클럭공급회로.
  3. 제1항에 있어서, 상기 누설전류 차단수단(70)이 제2전원 공급원(VDD2)과, N채널 전계효과 트랜지스터(FET)(Q1)와, 저항(R5) 및 (R6)과 , 버퍼(IC15)로 구성됨을 특징으로 하는 클럭공급회로.
KR1019930012128A 1993-06-30 1993-06-30 전원 공급원이 다른 논리회로용 클럭공급회로 KR950006740B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930012128A KR950006740B1 (ko) 1993-06-30 1993-06-30 전원 공급원이 다른 논리회로용 클럭공급회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930012128A KR950006740B1 (ko) 1993-06-30 1993-06-30 전원 공급원이 다른 논리회로용 클럭공급회로

Publications (2)

Publication Number Publication Date
KR950002210A KR950002210A (ko) 1995-01-04
KR950006740B1 true KR950006740B1 (ko) 1995-06-22

Family

ID=19358369

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930012128A KR950006740B1 (ko) 1993-06-30 1993-06-30 전원 공급원이 다른 논리회로용 클럭공급회로

Country Status (1)

Country Link
KR (1) KR950006740B1 (ko)

Also Published As

Publication number Publication date
KR950002210A (ko) 1995-01-04

Similar Documents

Publication Publication Date Title
US4271461A (en) Clock-controlled DC converter
US6833750B2 (en) Semiconductor integrated circuit device
US4103187A (en) Power-on reset semiconductor integrated circuit
US4473758A (en) Substrate bias control circuit and method
US5498988A (en) Low power flip-flop circuit and method thereof
US4558233A (en) CMOS power-on reset pulse generating circuit with extended reset pulse duration
US6242948B1 (en) Semiconductor integrated circuit device
EP0693827A2 (en) Quasi-static adiabatic gates
CA1281088C (en) Dynamic cmos current surge control
KR940008254A (ko) 전원 종속 입력 버퍼
JPH0346268A (ja) 半導体装置のcmos型入力バッファ回路
KR950006740B1 (ko) 전원 공급원이 다른 논리회로용 클럭공급회로
EP0471390A2 (en) A frequency divider circuit
KR960009401A (ko) 비교기 회로
KR100225213B1 (ko) 반도체 장치 및 이 반도체 장치의 클럭 신호 제어방법(control of clock signal in semiconductor device)
US6081135A (en) Device and method to reduce power consumption in integrated semiconductor devices
JPH04270513A (ja) デジタル信号に応答してフローティング回路を駆動する回路
US4398103A (en) Enabling circuitry for logic circuits
JP3557694B2 (ja) 出力回路
US4379241A (en) Edge defined output buffer circuit
JP2563570B2 (ja) セット・リセット式フリップフロップ回路
KR940006974Y1 (ko) 오실레이터 임의 선택회로
US4160943A (en) Switched current regulator
KR100230408B1 (ko) 저전력 비교기 회로 및 비교기의 제어방법
JPH0458207B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19971230

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee