KR950006232Y1 - 반도체 패키지용 리드프레임 패들 - Google Patents

반도체 패키지용 리드프레임 패들 Download PDF

Info

Publication number
KR950006232Y1
KR950006232Y1 KR92005848U KR920005848U KR950006232Y1 KR 950006232 Y1 KR950006232 Y1 KR 950006232Y1 KR 92005848 U KR92005848 U KR 92005848U KR 920005848 U KR920005848 U KR 920005848U KR 950006232 Y1 KR950006232 Y1 KR 950006232Y1
Authority
KR
South Korea
Prior art keywords
paddle
adhesive
groove
semiconductor package
lead frame
Prior art date
Application number
KR92005848U
Other languages
English (en)
Other versions
KR930024366U (ko
Inventor
허진구
Original Assignee
문정환
주식회사 엘지일렉트론
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 주식회사 엘지일렉트론 filed Critical 문정환
Priority to KR92005848U priority Critical patent/KR950006232Y1/ko
Publication of KR930024366U publication Critical patent/KR930024366U/ko
Application granted granted Critical
Publication of KR950006232Y1 publication Critical patent/KR950006232Y1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

내용 없음.

Description

반도체 패키지용 리드프레임 패들
제 1 도는 일반적인 반도체 패키지용 리드프레임의 구조를 보인 평면도.
제 2 도는 본 고안에 의한 반도체 패키지용 리드프레임 패들의 구조를 보인 평면도.
제 3 도는 제 2a 도의 상세도.
제 4 도 내지 제 6 도는 본 고안에 의한 반도체 패키지용 리드프레임 패들의 여러 실시예를 보인 단면도.
* 도면의 주요부분에 대한 부호의 설명
11 : 패들(Paddle)몸체 12 : 접착제 퍼짐방지용 요홈부
12a : 사각형태의 V홈 12b : 십(+)자형태의 V홈
본 고안은 반도체 패키지 제조에 사용되는 리드프레임(Lead Frame)의 패들(Paddle)에 관한 것으로, 특히 패들 몸체의 상면에 접착제 퍼짐방식용 요홈부를 형성하여 접착제의 퍼짐을 방지함으로써 그라운드 본드(Ground Bond 또는 Down Bond)라고도 함)의 본드어빌리티(Bondability)를 향상시키고, 패들과 접착제의 접착면적을 증대시킴으로써 칩의 접착력 강화를 도모한 반도체 패키지용 리드프레임 패들에 관한 것이다.
일반적인 반도체 패키지 제조에 사용되는 리드프레임은 제 1 도에 도시한 바와 같이 사이드레일(Side Rail) (1, 1')의 내측에 반도체 칩이 부착고정되는 패들(Paddle) (2)이 타이바(Tie Bar) (3, 3')에 의하여 지지되고, 상기 반도체 칩이 와이어본딩(Wire Bonding)되는 다수개의 인너리드(Inner Lead) (4) 및 아웃리드(Out Lead) (5)는 사이드레일(1, 1')의 내측을 연결하는 댐바(Dam Bar) (6)에 의하여 지지된 구조로 되어 있다.
상기 패들(2)은 부착고정되는 칩의 크기보다 좀더 큰 사각형으로 형성되고, 표면에는 실버(Silver)가 코팅되며, 통상 표면이 매끄럽게 형성된다.
상기한 바와 같은 일반적인 리드프레임을 이용하여 반도체 패키지를 제조함에 있어서는 먼저, 패들(2)에 웨이퍼로부터 소정 크기로 절단(Saving)된 칩을 부착고정하는 다이어태치 공정을 수행하고, 칩의 신호연결단자인 패드(Pad)와 리드프레임의 인너리드(4)를 금선(Gold Wire)으로 접속하여 전기적으로 연결하는 와이어본딩 공정을 수행하며, 칩이 고정되는 패들(2)과 인너리드(4)를 포함하는 도면에 도시한 B부분을 에폭시(Epozy)수지로 몰드(Mold)하는 몰딩공정을 수행하여 패키지로 형성한 후, 타이바(3, 3') 및 댐바(6)를 절단하여 패키지를 분리하는 트림(Trim)공정과, 기판에 실장시킬 수 있도록 아웃리드(5)를 소정 형태로 절곡형성하는 포밍(Forming)공정을 수행하여 반도체 패키지가 완성되는 것이다.
이때, 상기 다이어태치 공정을 행함에 있어서는 리드프레임의 패들(2)표면에 에폭시나 폴리아미드(Polyimide)계 접착제를 도포하고, 그 위에 칩을 탑재하여 부착고정시키는 바, 통상 강한 접착력을 얻기 위하여 베이크(Bake)를 고온에서 실시하게 된다
그러나 종래의 리드프레임을 이용하여 반도체 패키지를 제작함에 있어서는 리드프레임의 패들(2) 표면이 매끄럽게 되어 있어 다이어태치 공정을 위한 접착제를 도포하고 난 후 시간이 경과함에 따라 접착제로부터 레진(Rasin)이 퍼져나와 리드프레임의 그라운드핀과 패들(2)을 전기적으로 연결하는 그라운드 본드(또는 다운 본드라고도 함)시 본드 불량을 야기시키는 문제점이 있었다.
즉, 패들의 그라운드 본드 영역까지 레진이 퍼져 와이어와 패들과의 접착력을 약화시키는 등 본드 불량상태가 되며, 그라운드핀과 패들의 전기적인 접속이 이루어지지 않는 문제점이 있었다.
본 고안의 목적은 리드프레임의 패들에 반도체 칩을 접착하기 위한 접착제가 필요없는 부분으로 퍼지는 것을 방지함으로써 그라운드 본드의 본드어빌리티를 향상시키과 아울러 접착제와 패들간의 접착면적을 증대시킴으로써 칩의 접착력을 강화시킬 수 있도록 한 반도체 패키지용 리드프레임 패들을 제공하려는 것이다.
이러한 본 고안의 목적을 달성하기 위하여 반도체 칩이 부착고정되는 리드프레임 패들의 표면에 사각형태의 V홈을 적어도 하나 이상 형성하여 접착제의 퍼짐을 방지함과 아울러 패들과 접착제의 접촉면적을 증대시킴을 특징으로 하는 반도체 패키지용 리드프레임 패들이 제공된다. 상기 사각형태의 V홈 내측에는 적어도 하나 이상의 십자형 V홈을 형성한다.
이하 본 고안에 의한 반도체 패키지용 리드프레임 패들을 첨부도면에 도시한 실시예에 따라서 상세히 설명한다.
제 2 도 및 제 3 도에 도시한 바와 같이 리드프레임의 패들 몸체(11) 상면에 접착제 퍼짐방지용 요홈부(12)를 형성하여 접착제의 퍼짐을 방지하도록 한 것이다. 상기 접착제 퍼짐방치용 요홈부(12)는 패들 몸체(11)의 가장자리를 따라 연속적으로 형성되는 사각형태의 V홈(12a)로 이루어지는데 제 3 도에 도시한 바와 같이 90 °각도의 1NIL깊이로 형성하는 것이 바람직하다.
이러한 V홈(12a)을 형성하기 위하여는 스탬핑(Stamping) 리드프레임의 경우는 금형에 V홈 형성을 위한 펀치(Punch)를 추가 설치하면 되고, 에칭(Etching) 리드프레임인 경우에는 V홈 형성을 위한 마스크(Mask)와 별도의 화공약품을 추가 구비하면 된다.
이와 같이 구성된 본 고안에 의한 반도체 패키지용 리드프레임 패들에 의하면, 패들에 도포되는 접착제가 패들의 V홈(12a)에 의해 그 V홈(12a)의 외측으로 퍼지는 것을 방지할 수 있고, 이에 따라 그라운드 와이어본딩을 용이하게 수행할 수 있게 된다.
한편, 본 고안에 의한 반도체 패키지용 리드프레임 패들은 패들 몸체(11)에 접착제 퍼짐방지용 요홈부(12)를 형성함에 있어서, 상술한 패들몸체(11)의 가장자리를 따라 사각형태의 V홈(12a)을 한줄로 형성하는 일실시예에 국한되지 않고, 한줄 이상의 연속적인 사각형태의 V홈(12a)과, 다수개의 십자형태의 V홈(12b)을 조합하여 배열하는 등 다양한 변형이 가능한 바, 본 고안의 실시예가 제 4 도 내지 제 6 도에 도시되어 있다.
제 4 도는 본 고안의 패들의 다른 실시예를 도시한 평면도로써, 이에 도시한 바와 같이, 접착제 퍼짐방지용 요홈부(12)는 패들 몸체(11)의 표면에 한줄이상(도시예에서는 3중)의 사각형태의 V홈(2a)이 동심 형태로 등각격으로 배열되고 중간부에는 하나의 십자형 V홈(12b)이 형성된 구조로 되어 있다.
제 5 도는 본 고안에 의한 패들의 또 다른 실시예를 도시한 것으로, 이에 도시한 바와 같이 한줄의 사각형태의 V홈(12a)과, 다수개(도면에서는 15개)의 십자형 V홈(12b)이 격자형태로 배열된 구조로 되어 있다.
제 6 도는 본 고안에 의한 패들의 또 다른 실시예를 도시한 것으로, 이에 도시한 바와 같이 한줄이상(도시예에서는 2줄)의 사각형태의 V홈(12a)과, 다수개(도시예에서는 15개)의 십자형 V홈(12b)이 배열된 구조로 되어 있다.
이상과 같은 본 고안의 여러 다른 실시예들은 상술한 일 실시예와 마찬가지로 접착제가 패들의 표면에서 퍼져 확산되는 것을 방지할 뿐만 아니라 종래에 비하여 접착제와 패들간의 단위면적당 접착면적이 증대되므로 칩의 접착력이 강화되는 것이다.
이상에서 상세히 설명한 바와 같은 본 고안에 의한 반도체 패키지용 리드프레임 패들은 패들 몸체의 표면에 접착제 퍼짐방지용 요홈부를 형성하여 접착제의 퍼짐을 방지하도록 구성한 것으로 이와 같이 된 본 고안에 의하면 패들의 표면에 도포되는 접착제의 퍼짐을 방지함으로써 그라운드핀과 패들을 전기적으로 접속연결하는 그라운드 본드의 본디어빌리티를 증대시킬 수 있고, 부가하여 접착제 퍼짐방지용 요홈부에 의해 패들과 접착제간의 단위면적당 접착면적이 증대되므로 칩의 접착력을 증대시킬 수 있는 효과도 있다.

Claims (2)

  1. 반도체 칩이 부착고정되는 리드프레임 패들의 표면에 다수개의 사각형태 V홈을 간격을 두고 형성하는 가장 내측 V홈내부에는 십자형 V홈을 형성하여 이들 V홈들이 패들의 전면에 걸쳐서 균일하게 배치되면서 접착제의 퍼짐을 방지함과 아울러 접착면적을 증대시킴을 특징으로 하는 반도체 패키지용 리드프레임 패들.
  2. 제 1 항에 있어서, 상기 사각형태의 V홈들은 패들 표면의 외곽부에 형성되고 상기 십자형 V홈은 내측 사각형 V홈 내부에 다수개 형성됨을 특징으로 하는 반도체 패키지용 리드프레임 패들.
KR92005848U 1992-04-09 1992-04-09 반도체 패키지용 리드프레임 패들 KR950006232Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR92005848U KR950006232Y1 (ko) 1992-04-09 1992-04-09 반도체 패키지용 리드프레임 패들

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR92005848U KR950006232Y1 (ko) 1992-04-09 1992-04-09 반도체 패키지용 리드프레임 패들

Publications (2)

Publication Number Publication Date
KR930024366U KR930024366U (ko) 1993-11-27
KR950006232Y1 true KR950006232Y1 (ko) 1995-08-04

Family

ID=19331536

Family Applications (1)

Application Number Title Priority Date Filing Date
KR92005848U KR950006232Y1 (ko) 1992-04-09 1992-04-09 반도체 패키지용 리드프레임 패들

Country Status (1)

Country Link
KR (1) KR950006232Y1 (ko)

Also Published As

Publication number Publication date
KR930024366U (ko) 1993-11-27

Similar Documents

Publication Publication Date Title
US10490486B2 (en) Semiconductor device
KR100335480B1 (ko) 칩 패드가 방열 통로로 사용되는 리드프레임 및 이를 포함하는반도체 패키지
US6855575B2 (en) Semiconductor chip package having a semiconductor chip with center and edge bonding pads and manufacturing method thereof
KR19990005508A (ko) 2중 굴곡된 타이바와 소형 다이패드를 갖는 반도체 칩 패키지
US20070262462A1 (en) Manufacturing method of resin-molding type semiconductor device, and wiring board therefor
US6849931B2 (en) Lead frame
KR100222349B1 (ko) 반도체 칩 패키징
JPH07201925A (ja) フィルムキャリアテープ
WO2007018473A1 (en) Leadframe and semiconductor package
US6353259B1 (en) Process for producing BGA type semiconductor device, TAB tape for BGA type semiconductor device, and BGA type semiconductor device
KR950006232Y1 (ko) 반도체 패키지용 리드프레임 패들
KR950006442Y1 (ko) 반도체 패키지용 리드프레임
JPH06196609A (ja) リードフレームおよびそれを用いた半導体装置
KR0135890Y1 (ko) 리드온칩 패키지
KR200148611Y1 (ko) 리드 프레임
KR100244254B1 (ko) 리드 프레임 및 이를 이용한 반도체 패키지
KR100290783B1 (ko) 반도체 패키지
KR970001141Y1 (ko) 반도체 패키지의 다이 본드 구조
KR100364844B1 (ko) 반도체 패키지 제조 공정용 서키트 테이프
KR19980085416A (ko) 홈을 갖는 리드 프레임
JPS62260349A (ja) 半導体用リ−ドフレ−ム
KR930009028A (ko) 인터컨넥트 리드를 이용한 반도체 패키지 및 그 제조방법
KR19990008823A (ko) 곡선 형상의 굴곡 부위를 갖는 리드 프레임
KR970003888A (ko) 반도체 리이드 프레임 및 이를 이용한 반도체 소자의 패키징방법
KR970018464A (ko) 단차 가공된 다이 패드 부분을 갖는 리드 프레임

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

B701 Decision to grant
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20040719

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee