KR950005638B1 - St/iom버스 변환회로 - Google Patents
St/iom버스 변환회로 Download PDFInfo
- Publication number
- KR950005638B1 KR950005638B1 KR1019890010390A KR890010390A KR950005638B1 KR 950005638 B1 KR950005638 B1 KR 950005638B1 KR 1019890010390 A KR1019890010390 A KR 1019890010390A KR 890010390 A KR890010390 A KR 890010390A KR 950005638 B1 KR950005638 B1 KR 950005638B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- iom
- bus
- channel
- memory
- Prior art date
Links
Images
Landscapes
- Communication Control (AREA)
- Bus Control (AREA)
Abstract
내용 없음.
Description
제1도는 본 발명 ST/TOM버스 변환회로의 기능에 대한 설명을 위한 블록도.
제2도는 제1도에 의한 본 발명 변환회로의 상세회로도.
제3도는 본 발명 메모리의 리드 및 라이트 순서에 대한 설명도.
제4도는 (a) 내지 (b)는 본 발명 ST버스의 프레임 구조 및 타이밍도.
제5도의 (a) 내지 (c)는 본 발명 IOM버스의 프레임 구조 및 타이밍도.
* 도면의 주요부분에 대한 부호의 설명
1 : S인터페이스소자 3 : U인터페이스소자
2 : NTE(Network Termination Equipment) 4 : 카운터
5 : 메모리 6, 7 : 디코더
8, 9 : 라이트, 리드어드레스회로 S/P1-S/PA : 직/병렬쉬프트레지스터
P/S1-P/S4 : 병/직렬쉬프트레지스터 MUXI, MIX2 : 멀티플렉서
본 발명은 ST/IOM버스 변환회로에 관한 것으로, 특히 S인터페이스와 U인터페이스 사이에서 인터페이스 변환을 수행하도록 한 ST/IOM버스 변환 회로에 관한 것이다.
종래의 통신장치에 있어서는 ST버스와 IOM버스가 별도로 사용되어 사용자에게 불편을 주게될뿐아니라 제품의 신뢰도가 떨어지게 되는 문제점이 있었다.
본 발명의 목적은 이와같은 종래의 문제점을 개선하기 위해서 타임스위칭 개념의 이용으로 ST버스와 IOM버스의 포맷(Format)을 상호변환하여 사용하도록 한ST/IOM버스 변환 회로를 창안한 것이다.
이와 같은 목적을 수행하기 위한 본 발명은 ST버스를 IOM버스 포맷으로 변환하고, IOM버스 ST버스의 포맷으로 변환하여 S인터페이스와 U인터페이스를 상호 변환하는 것을 특징으로 하는 것으로, 이하 첨부된 도면에 의해 상세히 설명한다.
제1도는 본 발명 ST/IOM버스 변환회로의 기능에 대한 설명을 위한 블록도로서 이에 도시한 바와 같이, NTE(Network Termination Equipment)(2)를 통해 IOM 및 ST버스의 포맷을 상호 교환하고, S인터페이스소자(1)와 U인터페이스소자(3)를 통해 S인터페이스 및 U인터페이스신호를 발생하여 가입자와 TDX 사이의 통신을 수행하도록 구성한 것으로, 이에 대한 상세회로도는 제2도에 도시한 바와 같다.
제2도는 제1도에 의한 본 발명 변화회로의 상세회로도로서 이에 도시한 바와 같이, 클럭신호(MCK)에 의해 ST, IOM리드신호
, ST, IOM라이트신호
, 클럭신호(C2M), (C256K), 출력 (QA), (QB)을 발생하는 카운터(4)와, 상기 카운터(4)의 출력(QA)으로 ST B, D, C채널인에이블신호
를 출력하는 리코더(6)와, 상기 카운터(4)의 출력(QB)으로 IOM, B, D, C/I채널인에블신호
를 출력하는 디코더(7)와, 상기 클럭신호(C2M)로 구동된후 ST라이트신호
에 의해 ST버스의 출력신호(STOUT)를 수용하여 메모리데이타버스(MDB)를 통해 메모리(5)에 저장하고, C채널리드신호
에 의해 상기 ST출력(STOUT)을 CPU데이타버스(CDB)에 실어주는 직/병렬쉬프트레지스터(S/P1), (S/P2)와, 상기 클럭신호(C2M)로 구동된 후 ST리드신호
, ST B, D채널인에블신호
에 의해 상기 메모리데이타버스(MDB)의 데이터를 수용하여 상기 메모리(5)의 데이터를 ST버스의 입력신호(STIN)로 실어주고, C채널라이트신호
, 상기 C채널인에이블신호
에 의해 상기 CPU 데이터버스(CDB)의 데이터를 상기 ST 입력신호(STIN)로 실어주는 병/직렬 쉬프트레지스터(P/S1), (P/S2)와, 상기 클럭신호 (C256K)로 구동된 후 IOM라이트신호
에 의해 IOM버스의 출력신호(IOMOUT)를 수용하여 메모리데이타버스(MDB)를 통해 상기 메모리(5)에 저장하고, C/I 채널리드신호
에 의해 상기 IOM 출력(IOMOUT)을 상기 CPU 데이터버스(CDB)에 실어주는 직/병렬쉬프트래지스터 (S/P3), (S/P4)와, 상기 클럭신호(C256K)로 구동된 후 IOM리드신호
, IOM, B, D채널인에블신호
에 의해 상기 메모리데이타버스(MDB)의 데이터를 수용하여 상기 메모리(5)의 데이터를 IOM버스의 입력신호(IOMIN)로 실어주고, C/I채널라이트신호
, 상기 C/I채널인에블신호
에 의해 상기 CPU데이터버스(CDB)의 데이터를 상기 IOM입력신호(IOMIN)로 실어주는 병/직렬 쉬프트레지스터(P/S3), (P/S4)와, 멀티플렉서(MUXI), (MUX2)를 통해 각각의 라이트, 리드 신호를 지정하여 메모리어드레스버스(MAB)를 통해 상기 메모리(5)에 전송하는 라이트, 리드어드레스회로(8), (9)로 구성한다.
제3도는 본 발명 메모리의 리드 및 라이트 순서에 대한 설명도로서 이에 도시한 바와 같이, ST버스의 프레임을 IOM버스의 프레임으로 변환하기 위해서는 ST출력(STOUT)으로 실리는 직렬데이터를 병렬로 변환하여 D, C, B1, B2채널 순으로 메모리(5)의 øø, ø1, ø2, ø3번지에 라이트하면, 이 저장된 데이터를 ø2, ø3, ø1, øø번지순으로 B1, B2, C, D채널 데이터를 직렬로 읽어 IOM입력(IOMIN)으로 전송하고, IOM버스프레임을 ST버스프레임으로 변환하기 위해서는 IOM출력(IOMOUT)으로 실리는 직렬데이타를 병렬로 변환하여 B1, B2, M, D 및 C/I채널순으로 메모리(5)의 1ø, 11, 12, 13번지에 라이트하면, 이 저장된 데이터를 13, 12, 1ø, 11번지순으로 읽어 ST 입력(STIN)으로 전송한다.
제4도의 (가)내지 (다)는 본 발명 ST버스의 프레임 구조 및 타이밍도로서 이에 도시한 바와 같이, D, C, B1, B2채널의 순으로 ST버스의 프레임 구조를 형성하여 1초당 2M비트의 전송속도를 갖으며, 1프레임의 길이를 125Msec로 한다. 여기서 (가)는 2M 으로 되는 클럭신호(C2M), (나)는 ST리드신호
, (다)는 ST라이트신호
이다.
제5도의 (가) 내지 (다)는 본 발명 IOM버스의 프레임 구조 및 타이밍도로서 이에 도시한 바와 같이, B1, B2, M, D, C/I채널순으로 IOM버스의 프레임 구조를 형성하여 1초당 256K비트의 전송속도를 갖으며, 1프레임의 길이를 125Msec로 한다. 여기서(가)는 256K로 되는 클럭신호(C256K), (나)는 IOM리드신호
, (다)는 IOM라이트신호
이다.
이와같이 구성된 본 발명의 작용효과를 설명하면 다음과 같다.
우선 클럭신호(MCK)가 카운터(4)에 공급되어 제4도 (가-다)에 도시한 바와같은 2M 비트로 되는 클럭 신호(C2M), ST리드신호
, ST라이트신호
를 출력함과 아울러 제5도(가-다)에 도시한 바와 같은 256K 비트로 되는 클럭신호(C256K), IOM리드신호
, IOM라이트신호
를 출력한다.
이때 카운터(4)의 출력(QA)이 디코더(6)을 통해 ST B, D, C채널인에이블 신호
로 전송되고, 카운터(4)의 출력(QB)이 디코더(7)를 통해 IOM B, D, C/I채널인에이블 신호 
로 전송된다.
또한 라이트어드레스회로(8)의 출력이 멀티플렉서(MUXI)를 통해 라이트어드레스를 지정한 후 메모리어드레스버스(MAB)를 통해 메모리(5)에 전송되고, 리드어드레스 출력회로(9)의 출력이 멀티플렉서(MUX2)를 통해 리드어드레스를 지정한 후 메모리어드레스버스(MAB)를 통해 메모리(5)에 전송된다.
이하, ST버스 및 IOM버스의 ST출력신호(STOUT), (IOMOUT)를 메모리(5)에 저장하는 과정을 제4도의 타이밍도에 의해 설명한다.
우선 하나의 프레임의 시작점을 τ1라 할 때 메모리어드레스버스(MAB)로부터 메모리(5)에 지정되는 번지가 øø로 클리어되며, 이때 직렬로된 ST출력 (STOUT)의 D채널신호가 제4도 (가), (나)에 도시한 바와 같은 클럭(C2M) 및 ST라이트신호
에 의해 직/병렬쉬프트레지스터(ST/P1) 에 병렬로 저장된 후 메모리데이타버스(MDB)를 통해 메모리(5)의 øø번지에 저장된다.
이후 직렬로된 ST출력(STOUT)의 C채널 신호가 클럭신호(C2M), C채널인에이블신호
, C채널리드신호
에 의해 직/병렬쉬프트레지스터(S/P2)로 읽혀진 후 CPU데이터버스(CDB)를 통해 CPU가 번지 ø1 내용으로 읽어가며, 이때 직/병렬쉬프트레지스터(S/P2)는 C채널 신호만 읽어가므로 C채널인에블구간
동안만 인에이블된다.
이와같이 하여 이어들어오는 ST출력(STOUT)의 B1, B2채널도 제4도 (가), (나)에 도시한 바와 같은 클럭(C2M) 및 ST라이트신호
에 의해 직/병렬쉬프트레지스터(S/P1)에 병렬로 저장된 후 메모리데이타버스(MDB)를 통해 메모리(5)의 ø2. ø3 번지에 저장된다.
또한 상기와 같은 방법으로 IOM출력(IOMOUT)의 직렬로된 B1, B2, M채널신호가 제5도 (가), (나)에 도시한 바와 같은 클럭(C256K) 및 라이트신호
에 의해 직/병렬쉬프트레지스터(S/P3)에 병렬로 저장된 후 메모리데이타버스(MDB)를 통해 메모리(5)의 번지 1ø, 11, 12에 저장되며, IOM 출력(IOMOUT)의 C/I채널신호가 클럭신호(C256K), C/I채널인에블신호
, C/I채널리이드신호
에 의해 직/병렬쉬프트레지스터(S/P4)에 읽혀진 후 CPU가 CPU 데이터버스(CDB)를 통해 읽어간다.
이후 IOM입력(IOMIN) 및 ST입력(STIN)에 메모리(5)의 저장데이타를 실어올리는 과정을 설명한다.
우선 ST버스의 채널순서는 D, C, B1, B2이고 IOM버스의 채널순서는 B1, B2, M, D 및 C/I이므로 B1, B2, M, D 및 C/I채널순으로 메모리(5)에 저장된 데이터를 ST버스순서에 맞게 읽어내려면 메모리(5)의 어드레스 순서를 제4도 (나)에 도시한 바와 같이 13, 12, 1ø, 11순으로 읽어내야 하며, 이때 프레임의 시작점 (τ1)에서 어드레스리드회로(9)를 통해 어드레스 13로 프리세트된다.
이와같이 하여 메모리(5)의 번지 13에 저장된 D채널신호가 제4도 (가), (나)에 도시한 바와 같은 클럭신호(C2M), ST D채널인에이블신호
에 의해 병/직렬쉬프트레지스터(P/S1)에 저장된 후 ST입력(STIN)으로 실리며 이와같은 방법으로 메모리(5)의 번지 12에 저장된 M채널신호가 ST 입력(STIN)으로 실리게 된다.
이때 CPU데이터버스(CDB)에 전송된 C/I채널신호가 클럭(C2M), C채널인에이블신호
에 의해 병/직렬쉬프트레지스터(P/S2)에 전송된 후 ST입력(STIN)으로 실리게 되고, 메모리(5)의 번지 10, 11에 저장된 B1, B2채널신호가 병/직렬쉬프트레지스터(P/S1)에 저장된 후 ST입력 (STIN)으로 실리게 된다.
또한 상기와 같은 방법으로 메모리(5)의 번지 및 CPU데이터버스(CDB)에 실린 B1, B2, C, D채널신호가 병/직렬쉬프트레지시터(P/S3), (P/S4)를 통해 IOM입력(IOMIN)으로 실리게 된다.
이상에서 상세히 설명한 바와 같이 본 발명은 타임스위칭개념을 사용한 ST버스 포맷과 IOM버스 포맷을 상호 변환하여 사용하므로 인터페이스조건이 다른 2가지 소자를 상호 연동하여 사용함으로서 제품의 신뢰도를 높일수 있는 효과가 있다.
Claims (1)
- 클럭(MCK)으로 클럭(C2M), (C256K), ST리드 및 라이트신호, IOM리드 및 라이트신호
, 출력 (QA), (QB)을 발생하는 카운터(4)와, 상기 카운터(4)의 출력(QA)으로 ST B, D, C채널인에이블신호
를 발생하는 디코더(6)와, 상기 카운터(4)의 출력(QB)으로 IOM B, C/I채널인에이블신호
를 발생하는 디코더(7)와, 멀티플렉서 (MUXI), (MUX2)를 통해 리드, 라이트어드레스를 지정하여 메모리(5)에 전송하는 리드, 라이트어드레스회로(9), (8)와, 상기 클럭(C2M)으로 구동한 후 ST라이트신호
를 통해 ST버스의 출력(STOUT)을 저장하여 상기 메모리(5)에 저장하고, 상기 C채널인에이블신호
, C채널리드신호
에 의해 상기 ST버스의 출력(STOUT)을 CPU에 읽어들이는 직/병렬쉬프트레지스터(S/P1), (S/P2)와, 상기 클럭(C256K)으로 구동한 후 IOM라이트신호
를 통해 IOM버스의 출력(IOMOUT)을 저장하여 상기 메모리 (5)에 저장하고, 상기 C/I채널인에이블 신호
, C/I채널리드신호
에 의해 상기 IOM출력(IOMOUT)을 CPU에 읽어들이는 직/병렬쉬프트레지스터(S/P3), (S/P4)와, 상기 클럭(C2M)으로 구동한 후 ST리드신호
, ST B, D채널인에이블신호
에 의해 상기 메모리(5)의 저장신호를 ST입력(STIN)에 실어주고, 상기 C채널인에이블 신호
, C채널라이트신호
에 의해 상기 CPU의 저장신호를 상기 ST입력(STIN)으로 실어주는 병/직렬쉬프트레지스터(P/S1), (P/S2)와, 상기 클럭(C256K)으로 구동한 후 IOM리드신호
, IOM B, M채널인에이블신호
에 의해 상기 메모리(5)의 저장신호를 IOM입력(IOMIN)으로 실어주고, 상기 C/I채널인에이블신호
, C/I채널라이트신호
에 의해 상기 CPU의 저장신호를 IOM입력(IOMIN)으로 실어주는 병/직렬쉬프트레지스터(P/S3), (P/S4)로 구성하여 된 것을 특징으로 하는 ST/IOM버스 변환회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890010390A KR950005638B1 (ko) | 1989-07-21 | 1989-07-21 | St/iom버스 변환회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890010390A KR950005638B1 (ko) | 1989-07-21 | 1989-07-21 | St/iom버스 변환회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR910003967A KR910003967A (ko) | 1991-02-28 |
| KR950005638B1 true KR950005638B1 (ko) | 1995-05-27 |
Family
ID=19288309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019890010390A KR950005638B1 (ko) | 1989-07-21 | 1989-07-21 | St/iom버스 변환회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950005638B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6147336A (en) * | 1998-02-26 | 2000-11-14 | Japanese Research And Development Association For Application Of Electronic Technology In Food Industry | Induction heaters for heating food, fluids or the like |
-
1989
- 1989-07-21 KR KR1019890010390A patent/KR950005638B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR910003967A (ko) | 1991-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5602780A (en) | Serial to parallel and parallel to serial architecture for a RAM based FIFO memory | |
| KR100694440B1 (ko) | 반도체기억장치 | |
| JPH03105789A (ja) | 半導体記憶装置 | |
| JP2677670B2 (ja) | ２つのバス間における交差回路 | |
| US4979166A (en) | Multiplexing apparatus | |
| KR950005638B1 (ko) | St/iom버스 변환회로 | |
| US20010004365A1 (en) | CAS data processing apparatus of STM-1 interface block | |
| US4500986A (en) | Asymmetrical time division matrix apparatus | |
| JPS6118236A (ja) | 多重リンクを有するデ−タ通信システムの折返しテスト方式 | |
| JP3550510B2 (ja) | ダイナミックランダムアクセスメモリデバイス、データ転送システム及びデータ書き込み方法 | |
| KR950003970B1 (ko) | 디지탈 전자교환기의 피시엠 데이타 접속장치 | |
| JP4060270B2 (ja) | 送信装置と受信装置の間においてビデオのライン・データを遅延させる装置および方法 | |
| KR0181485B1 (ko) | 데이터 통신용 데이터 버퍼링 장치 | |
| US5905735A (en) | Time slot interchanger and digital communications terminal for ISDN D-channel assembly | |
| EP0961435A2 (en) | Method and apparatus for accessing a parallel memory buffer with serial data | |
| KR100295745B1 (ko) | 에이티엠통신단말의비디오데이터송신장치 | |
| JPH11134863A (ja) | 半導体メモリ装置とデータの書き込み方法 | |
| KR100259293B1 (ko) | 디티브이의 온-스크린 디스플레이 처리장치 | |
| KR910005500B1 (ko) | 소규모 가입자 집선장치의 동기회로장치 | |
| JP2728395B2 (ja) | 半導体記憶装置 | |
| KR0153016B1 (ko) | 전전자 교환기용 시공간 분할 스위칭 회로 | |
| KR0130205Y1 (ko) | 데이타 입/출력 제어장치 | |
| KR960016386B1 (ko) | 교환시스템간 접속장치 | |
| KR0147504B1 (ko) | 트렁크 수용 용량이 향상된 타임스위치장치 | |
| CN111666225A (zh) | 一种数据处理电路及方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20010425 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |