KR960016386B1 - 교환시스템간 접속장치 - Google Patents

교환시스템간 접속장치 Download PDF

Info

Publication number
KR960016386B1
KR960016386B1 KR1019930021144A KR930021144A KR960016386B1 KR 960016386 B1 KR960016386 B1 KR 960016386B1 KR 1019930021144 A KR1019930021144 A KR 1019930021144A KR 930021144 A KR930021144 A KR 930021144A KR 960016386 B1 KR960016386 B1 KR 960016386B1
Authority
KR
South Korea
Prior art keywords
address
data
address signal
time
supplied
Prior art date
Application number
KR1019930021144A
Other languages
English (en)
Other versions
KR950013311A (ko
Inventor
노세욱
구기웅
정석종
Original Assignee
엘지정보통신 주식회사
정장호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지정보통신 주식회사, 정장호 filed Critical 엘지정보통신 주식회사
Priority to KR1019930021144A priority Critical patent/KR960016386B1/ko
Publication of KR950013311A publication Critical patent/KR950013311A/ko
Application granted granted Critical
Publication of KR960016386B1 publication Critical patent/KR960016386B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/06—Time-space-time switching

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

요약없음

Description

교환시스템간 접속장치
제1도는 종래의 교환시스템간 접속장치 구성도.
제2도는 제1도에 도시된 데이타 입력회로의 구성도.
제3도는 제1도에 도시된 데이타 출력회로의 구성도.
제4도는 본 발명에 의한 교환 시스템간 접속장치의 전체 구성도.
제5도는 제4도에 도시된 데이타 입력회로의 구성도.
제6도는 제4도에 도시된 데이타 출력회로의 구성도.
제7도는 제5도에 도시된 제2어드레스 발생부의 일실시 구성도.
제8도는 제6도에 도시된 제1어드레스 발생부의 일실시 구성도.
제9도는 제5도에 도시된 제2어드레스 발생부의 다른 실시 구성도.
제10도는 제6도에 도시된 제1어드레스 발생부의 다른 실시 구성도.
* 도면의 주요부분에 대한 부호의 설명
30 : 데이타 입력회로50 : 데이타 출력회로
31 : 멀티플렉서32,52 : 시간완충 메모리
34,40,54,60 : 카운터35,55 : 시스템 접속부
33,56 : 제1어드레스 발생부36,53 : 제2어드레스 발생부
37,57 : 래치38,58 : 어드레스 가변부
90,95 : ROM70 : 교환시스템간 접속장치
51 : 디멀티 플렉서
본 발명은 교환시스템간 접속장치에 관한 것으로, 특히 시간분할 교환시스템과 공간분할 교환시스템간의 통신경로 설정을 효과적으로 할수 있도록한 교환 시스템간 접속장치에 관한 것이다.
최근, 소규모 가입자를 수용할 수 있는 원거리 교환시스템이 개발되고 있다. 원거리 교환모듈은 모국의 메인교환시스템(본체)에 접속되어 운용되는데, 원거리 교환모듈은 시간분할 교환방식으로 운용되고 본체는 공간분할 교환방식으로 운용된다.
이와 같은 원거리 교환모듈과 본체를 접속하기 위한 종래의 교환시스템간 접속장치(100)는 제1도에 도시된 바와 같이 데이타 입력회로(10)와 데이타 출력회로(20)를 구비하여 이루어진다. 데이타 입력회로(10)는 원거리 교환모듈로부터 32개 라인(각 라인은 32채널을 수용함)을 통해 공급되는 2.048MbPS의 데이타를 8.192MpPS의 8비트 데이타로 변환하여 본체 측으로 공급하며, 데이타 출력회로(20)는 본체로부터 공급되는 8.192MpPS의 8비트 데이타를 2.048MbPS의 데이타로 변환하여 32개 라인(각 라인은 32채널을 수용함)을 통해 원거리 교환 모듈측으로 공급한다. 데이타 입력회로(10)는 제2도에 도시된 바와 같이 멀티플렉서(11), 시간완충 메모리(12), 카운터(13,15) 및 시스템 접속부(14)를 구비하여 이루어지며, 데이타 출력회로(20)는 제3도에 도시된 바와 같이 디멀티플렉서(21), 시간완충 메모리(22), 카운터(23,25) 및 시스템 접속부(24)를 구비하여 이루어진다.
데이타 입력회로(10)의 멀티플렉서(11)는 원거리 교환모듈로부터 32라인을 통해 공급되는 2.048MbPS의 데이타를 멀티플렉싱(Multiplxing)하여 8.192MbPS의 8비트 데이타로 변환하여 시간완충 메모리(12)측으로 출력하며, 카운터(13)는 멀티플렉서(11)로부터의 데이타를 시간완충 메모리(12)에 기록하기 위한 데이타 기록용 어드레스를 발생하여 시간완충 메모리(12)측으로 공급한다. 시간완충 메모리(12)는 멀티플렉서(11)로 부터 공급된 데이타를 카운터(13)로부터 공급된 데이타 기록용 어드레스에 따라 기록하고, 기록된 데이타를 카운터(15)로부터 공급된 데이타 출력용 어드레스에 따라 8.192MbPS속도로 시스템 접속부(14)측으로 출력한다. 시스템 접속부(14)는 시간완충 메모리(12)로부터 공급된 8비트 데이타의 레벨을 본체의 레벨을 변환하여 메인 교환시스템 측으로 출력한다.
데이타 출력회로(20)의 시스템 접속부(24)는 본체로부터 8.192MbPS속도로 공급되는 8비트 데이타의 레벨을 데이타 출력회로(20)에서 처리할 수 있는 레벨로 변환하여 시간완충 메모리(22)측으로 출력하며, 카운터(25)는 시스템 접속부(24)로부터의 데이타를 시간완충 메모리(22)에 기록하기 위한 데이타 기록용 어드레스를 발생하여 시간완충 메모리(22)측으로 공급한다. 시간완충 메모리(22)는 시스템 접속부(24)로부터 공급된 데이타를 카운터(25)로부터 공급된 데이타 저장용 어드레스에 따라 기록하고, 기록된 데이타를 카운터(23)로부터 공급된 데이타 출력용 어드레스에 따라 8.192MbPS속도로 디멀티플렉서(21)측으로 출력한다. 디멀티플렉서(21)는 버퍼 메모리(22)로부터 공급된 8.192MbPS의 8비트 데이타를 디멀티플렉싱(De-Multiplexing)하여 2.048MbPS의 데이타로 만들어 32개 라인을 통해 원거리 교환 모듈측으로 출력한다.
교환시스템간 접속장치(100)와 원거리 교환 모듈간에 연결된 32개 라인중 일부 라인만 사용할 수도 있다. 원거리 교환 모듈로부터의 데이타가 데이타 입력회로(10)에 공급되는 경우, 시간완충 메모리(12)는 멀티플렉서(11)를 통해 공급되는 데이타를 카운터(13)의 데이타 기록용 어드레스에 따라 기록하는데 라인 ＃0으로부터의 데이타는 어드레스 0∼31사이에 기록하고 라인 ＃1로부터의 데이타는 어드레스 32∼63사이에 기록하는 방식으로 하여 라인 ＃0∼라인 ＃31을 통해 공급되는 데이타를 어드레스 0∼1023에 순서대로 기록한다. 그후, 버퍼 메모리(12)는 기록된 데이타를 카운터(15)로부터의 데이타 출력용 어드레스 0∼1023에 따라 순서대로 본체측으로 출력한다. 또한, 본체로부터 데이타 출력회로(20)측으로 데이타가 공급되면 시간완충 메모리(22)는 어드레스 순서대로 데이타를 기록하고 디멀티플렉서(21)는 시간완충 메모리(22)로부터 출력된 데이타를 디멀티플렉싱하여 원거리 교환 모듈측으로 출력하는데 어드레스 0∼31에서 출력된 데이타는 라인 ＃0을 통해 출력하고 어드레스 32∼63에서 출력된 데이타는 라인 ＃1을 통해 출력하고 어드레스 64∼95에서 출력된 데이타는 라인 ＃2를 통해 출력하는 방식으로 데이타를 출력한다.
이와 같은 종래의 교환 시스템간 접속장치(30)는 원거리 교환 모듈측으로 배당된 32개 라인중 하나만 사용되는 경우 32개 채널을 통해 데이타를 전달하는 데, 이때 본체에서 해당 32개 채널의 경로가 사용중인 경우 본체가 원거리 교환모듈측으로 통화로를 구성해 주지 못하게 되는 문제점이 있었다.
본 발명은 전술한 바와 같은 문제점을 해결하기 위하여 안출된 것으로, 원거리 교환 모듈측으로 배당된 32개 라인중 일부 라인만 사용되는 경우에도 본체가 원거리 교환 모듈측으로 원활하게 통화로를 구성할 수 있도록 데이타를 전달하는 교환시스템간 접속장치를 제공하는데 목적이 있다.
이와 같은 목적을 달성하기 위한 본 발명은, 원거리 교환모듈로부터 소정의 라인을 통해 공급되는 데이타를 멀티플렉서에 의해 멀티플렉싱한 후 제1어드레스 발생부에 의해 발생된 제1어드레스에 따라 제1시간완충 메모리에 저장하였다가 제2어드레스에 따라 읽어내어 제1시스템 접속부를 통해 본체측으로 공급하는 데이타 입력회로와 ; 상기 본체로부터 공급되는 데이타를 제3어드레스에 따라 제2시간완충 메모리에 저장하였다가 제4어드레스 발생부에 의해 발생된 제4어드레스에 따라 읽어내어 디멀티플렉서에 의해 디멀티플렉싱하여 소정의 라인을 통해 상기 원거리 교환모듈측으로 공급하는 데이타 출력회로를 구비하는 교환시스템간 접속장치에 있어서, 상기 데이타 입력회로는, 원거리 교환 모듈측에 연결된 라인의 사용갯수에 따라 상기 제1시간 완충 메모리에 인가되는 상기 제2어드레스 신호를 가변시켜 출력하여, 상기 원거리 교환모듈측에서 사용되는 라인의 소정채널을 통해 공급되어 상기 제1시간완충 메모리에 저장된 데이타를 상기 원거리 교환 모듈측의 전체 채널수 만큼 확장하여 상기 제1시스템 접속부를 통해 상기 본체에 출력하도록 상기 제1시간완충 메모리를 어드레스싱하는 제2어드레스 발생부를 구비하고 ; 상기 데이타 출력회로는, 원거리 교환 모듈측에 연결된 라인의 사용갯수에 따라 상기 제2시간완충 메모리에 인가되는 상기 제3어드레스 신호를 가변시켜 출력하여, 상기 원거리 교환모듈측의 전체 채널수에 대응하는 채널을 통해 상기 본체로부터 공급되는 데이타를 상기 원거리 교환모듈측에서 사용되는 라인의 소정채널분 만큼 상기 제2시간완충 메모리에 저장하도록 상기 제2시간완충 메모리를 저장하도록 상기 제1시간완충 메모리를 어드레싱하는 제3어드레스발생부를 구비하며 ; 상기 제2시간완충 메모리는 본체로부터 상기 제2시스템 접속부를 통해 점유비트가 인가되는 경우에 상기 제3어드레스 발생부의 제3어드레스 신호에 따라 데이타를 저장하는 것을 특징으로 한다.
이하 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
제4도에 도시된 바와 같이, 본 발명에 의한 교환시스템간 접속장치(70)는 데이타 입력회로(30)와 데이타 출력회로(50)를 구비하여 이루어진다. 데이타 입력회로(30)는 원거리 교환 모듈로부터 32개 라인(총 1024채널)을 통해 공급되는 2.048MbPS의 데이타를 8.192MbPS의 8비트 데이타로 변환하여 본체 측으로 전달하는데, 원거리 교환 모듈트그로 부터 32개 라인중의 일부라인(일부채널)을 통해 데이타가 공급되면 8.192MbPS의 8비트 데이타로 변환된 동일한 데이타를 전체 1024채널로 확장하여 본체 측으로 출력한다. 데이타 출력회로(50)는 본체로부터 전체 1024채널을 통해 공급되는 8.192MbPS의 8비트 데이타를 2.048MbPS의 데이타로 변환하여 32개라인(총 1024채널)을 통해 원거리 교환 모듈측으로 출력하는데, 원거리 교환 모듈측으로 배당된 32개 라인중 일부라인(일부채널)만이 사용중인 경우 본체로부터 공급되는 1024채널의 데이타를 실제 사용되는 채널로 축소하여 원거리 교환 모듈측으로 출력한다.
데이타 입력회로(30)는 제5도에 도시된 바와 같이 멀티플렉서(31), 시간완충 메모리(32), 제1어드레스발생부(33), 시스템 접속부(35) 및 제2어드레스 발생부(36)를 구비하여 이루어진다. 멀티플렉서(31)는 원거리 교환 모듈로부터 32개라인(각 라인은 32채널을 수용)을 통해 공급되는 2.048MbPS의 데이타를 멀티플렉싱하여 8.192MbPS의 8비트 데이타로 변환하여 시간완충 메모리(32)측으로 출력한다. 제1어드레스 발생부(33)는 카운터(34)로 이루어지는데, 카운터(34)에 의해 발생된 클럭을 시간완충 메모리(32)의 어드레스 입력단(ADφ∼AD9)측에 어드레스 신호로서 공급한다.
이때 시간완충 메모리(32)는 멀티플렉서(31)로부터 공급되는 8.192MbPS의 8비트 데이타를 제1어드레스 발생부(33)로부터 공급된 어드레스 신호에 따라 저장한다.
제2어드레스 발생부(30)는 래치(37), 어드레스 가변부(38), 조건부(39) 및 카운터(40)를 구비하여 이루어지는데, 카운터(40)는 하위 어드레스 신호와 상위 어드레스 신호를 발생하고, 래치(37)은 카운터(40)로부터 공급된 하위 어드레스신호를 지연시켜 시간완충 메모리(32)의 어드레스입력단(ADφ∼AD4)에 공급하고, 조건부(39)는 원거리 교환 모듈측으로 연결된 라인의 사용갯수에 따라 어드레스 출력조건 정보를 출력하며, 어드레스 가변부(38)는 카운터(40)로부터 공급된 상위 어드레스 신호와 조건부(39)로부터 공급된 어드레스 출력조건 정보에 따라 가변된 어드레스를 시간완충 메모리(32)의 어드레스 입려단(AD5∼AD9)에 상위어드레스로서 공급한다. 시스템 접속부(35)는 시간완충 메모리(32)로부터 출력된 8.192MbPS의 8비트 데이타를 본체가 처리할 수 있는 레벨로 변환하여 본체 측으로 보낸다. 시간완충 메모리(32)는 원거리 교환 모듈로부터 32개 라인과 멀티플레서(31)을 통해 공급되는 데이타를 제1어드레스 발생부(33)의 어드레스신호에 따라 저장하는데, 해당 데이타는 공급된 라인(＃0∼＃31라인)별로 32채널 단위로 어드레싱하여 저장한다. 래치(37)를 통해 시간완충 메모리(32)에 공급되는 하위어드레스신호는 시간완충 메모리(32)의 데이타를 출력하는 경우에 원거리 교환 모듈측의 각 라인에 수용된 0∼31채널을 구분하기 위한 어드레스로서 사용되고, 어드레스 가변부(38)로부터 시간완충 메모리(32)에 공급되는 상위 어드레스는 시간완충 메모리(32)의 데이타를 출력하는 경우에 원거리 교환모듈측 각 라인(＃0∼＃31라인)을 구분하기 위한 어드레스로서 사용된다. 원거리 교환 모듈과 본체에는 최대 1024채널을 통해 데이타를 주고 받는데, 원거리 교환 모듈측의 32개 라인중(전체 채널수 : 32×32=1024)의 일부라인만이 사용되는 경우, 시간완충 메모리(32)는 해당 일부라인을 통해 공급되어 저장된 데이타를 제2어드레스 발생부(36)로부터의 어드레스 신호에 따라 반복출력함으로써 1024채널분만큼 증가시켜 시스템 접속부(35)를 통해 본체측으로 출력한다.
예를 들어 원거리 교환 모듈 32개 라인(＃0∼＃31라인)중 2개 라인(＃0,＃1라인)만 사용되는 경우 64채널(32채널×2라인)을 통해 데이타가 공급되는데, 시간완충 메모리(32)는 제1어드레스 발생부(33)로부터의 어드레스신호에 따라 64채널의 데이타를 저장한 후 제2어드레스발생부(36)로부터의 어드레스신호에 따라 64채널의 데이타를 저장한 후 제2어드레스발생부(36)로부터의 어드레스신호에 따라 64채널의 데이타를 16번 반복하여 출력함으로써 1024채널분 만큼 증가시켜 출력한다.
제2어드레스 발생부(36)의 어드레스 가변부(38)는 제7도에 도시된 바와 같이 논리회로(80)로 구성되거나 제9도에 도시된 바와 같이 ROM(90)으로 구성할 수 있다. 어드레스 가변부(38)를 논리회로(80)로 구성하는 경우 논리회로(80)는 카운터(40)로부터 입력단(Dφ∼D4)에 공급되는 어드레스 신호와 조건부(39)로부터 입력단(a,b,c)에 공급된 어드레스 출력 조건 정보를 논리변환하여 발생된 상위 어드레스 신호를 시간완충 메모리(32)측으로 공급하는데, 다음 논리식에 따라 논리변환한다.
이 논리식에서, Dφ∼D4는 카운터(40)로부터 논리회로(80)의 입력단(Dφ∼D4)으로 입력되는 어드레스 신호의 논리상태를 나타내고 Qψ∼Q4는 논리회로(80)의 출력단(Qψφ∼Q4)으로부터 시간완충 메모리(33)측으로 출력되는 상위 어드레스 신호의 논리상태를 나타내며, a,b,c는 조건부(39)로부터 논리회로(80)의 입력단(a,b,c)으로 입력되는 어드레스출력 조건정보의 논리상태를 나타낸다. 논리회로(80)는 상기 논리식에 따라 다음의 (표·1)과 같은 형태로 상위 어드레스를 시간완충 메모리(32)측에 공급한다.
[표·1]
어드레스 가변부(38)를 ROM(90)으로 구성하는 경우 ROM(90)은 시간완충 메모리(32)측으로 출력하기 위한 상위 어드레스 정보를 저장하고 있는데, 카운터(40)로부터의 상위 어드레스 신호와 조건부(39)로부터의 어드레스 출력조건정보에 의해 어드레싱된 상기 어드레스 정보를 시간완충 메모리(32)측에 공급한다.
데이타 출력 회로(50)는 제6도에 도시된 바와 같이 디멀티플렉서(51), 시간완충 메모리(52), 제1어드레스 발생부(56), 제2어드레스 발생부(53) 및 시스템 접속부(55)를 구비하여 이루어진다. 시스템 접속부(55)는 본체로부터 공급되는 8.192MbPS의 8비트 데이타와 점유비트(유효데이타임을 나타내는 비트)를 데이타 출력회로(50)가 처리할 수 있는 레벨로 변환하여 시간완충 메모리(52)측으로 출력한다. 시간완충 메모리(52)는 시스템 접속부(55)로부터 공급되는 8.192MbPS의 8비트 데이타를 제1어드레스 발생부(56)로부터의 어드레스 신호에 따라 저장하는데, 시스템 접속부(55)로부터 점유비트가 공급될때만 데이타를 저장한다. 제1어드레스 발생부(56)는 래치(57), 어드레스 가변부(58), 조건부(59) 및 카운터(60)를 구비하여 이루어 지는데, 카운터(60)는 하위 어드레스신호와 상위 어드레스신호를 발생하고, 래치(57)는 카운터(60)로부터 공급된 하위 어드레스 신호를 지연시켜 시간완충 메모리(52)의 어드레스 입력단 (ADψ∼AD4)에 공급하고, 조건부(59)는 원거리 교환모듈 측으로 연결된 라인의 사용갯수에 따라 어드레스 출력조건 정보를 출력하며, 어드레스 가변부(58)는 카운터(60)로부터 공급된 상위 어드레스 신호와 조건부(59)로부터 공급된 어드레스 출력조건 정보에 따라 가변된 어드레스를 시간완충 메모리(52)의 어드레스 입력단(AD5∼AD9)에 상위어드레스로서 공급한다. 제2어드레스 발생부(53)는 카운터(54)로 이루어지는데, 카운터(54)에 의해 발생된 어드레스신호는 시간완충 메모리(52)의 어드레스 입력단(ADψ∼A9)에 공급되어 시간완충 메모리(52)의 출력 데이타를 어드레싱한다. 디멀티플렉서(51)는 시간완충 메모리(52)로부터 공급되는 8.192MbPS 속도의 8비트 데이타를 디멀티플렉싱하여 2.049MbPS 속도로 변환하여 32개 랑딘(＃0∼＃31라인)을 통해 원거리 교환모듈 측으로 출력한다. 시간완충 메모리(52)는 점유비트 입력시 공급되는 데이타를 저장하는 경우 출력하고자 하는 원거리 교환모듈측 라인별로 32채널단위로 저장한다.
래치(57)를 통해 시간완충 메모리(52)에 공급되는 하위 어드레스 신호는 시간완충 메모리(52)에 데이타를 저장하는 경우에 원거리 교환모듈 측의 각 라인에 수용된 0∼31채널을 구분하여 어드레싱하기 위한 어드레스로서 사용되고, 어드레스 가변수(58)로부터 시간완충 메모리(52)에 공급되는 상위 어드레스신호는 시간완충 메모리(52)에 데이타를 저장하는 경우에 원거리 교환모듈측 각 라인(＃0∼＃31)을 구분하여 어드레싱하기 위한 어드레스로서 사용된다. 시간완충 메모리(52)는 본체로부터 최대 1024채널의 데이타를 공급받는데, 점유비트 입력시 공급되는 유효채널의 데이타만을 제1어드레스 발생부(56)로부터의 어드레스에 따라 라인별로 저장한 후 제2어드레스 발생부(53)로부터의 어드레스에 따라 디멀티플렉서(51)를 통해 출력하므로 본체로부터 공급된 1024채널의 데이타를 실제 사용되고 있는 원거리 교환모듈 측의 채널수 만큼 축소시켜 출력하게 된다.
예를 들어, 원거리 교환모듈 측의 32개 라인(＃0∼＃31)중 3개 라인(＃0∼＃2라인)만 사용되고 있는 경우, 시간완충 메모리(52)는 본체로부터 시간완충 메모리(52)측에 공급되는 1024채널의 데이타중 점유비트 입력시에 공급되는 96채널(32채널×3라인)의 유효데이타를 제1어드레스 발생부(56)의 어드레스 신호에 따라 저장한후 제2어드레스 발생부(53)의 어드레스 신호에 따라 3개 라인(＃0∼＃2라인)을 통해 출력한다.
제1어드레스 발생부(56)의 어드레스 가변부(58)는 제8도에 도시된 바와 같이 논리회로(85)로 구성하거나 제10도에 도시된 바와 같이 ROM(95)으로 구성할 수 있다. 어드레스 가변부(58)를 논리회로(85)로 구성하는 경우 논리회로(85)는 카운터(60)로부터 입력된(Dψ∼D4)에 공급되는 어드레스 신호와 조건부(59)로부터 입력단(a,b,c)에 공급된 어드레스 출력조건정보를 전술한 논리식에 따라 논리변환하여 발생된 상위 어드레스 신호를 시간완충 메모리(52)측으로 출력하는데, (표·1)과 같은 형태로 출력한다.
어드레스 가변부(58)를 ROM(95)으로 구성하는 경우 ROM(95)은 시간완충 메모리(52)측으로 출력하기 위한 상위 어드레스 정보를 저장하고 있는데, 카운터(60)로부터의 상위 어드레스 신호와 조건부(59)로부터의 어드레스 출력조건정보에 의해 어드레싱된 상위 어드레스 정보를 시간완충 메모리(52) 측에 공급한다.
이상에서 설명한 바와 같이, 본 발명은 원거리 교환모듈 측에 할달된 32개 라인(총 1024채널)중의 일부라인(일부채널)만이 사용되는 경우 원거리 교환보율로부터 공급된 일부채널의 데이타를 저체 1024채널로 확장하여 메인 교환모듈 측으로 전달하고 본체로부터 공급된 전체 1024채널의 데이타를 실제사용되는 채널로 축소하여 원거리 교환모듈 측으로 전달하므로 본체가 원거리 교환모듈 측으로 원할하게 통화로를 구성할 수 있게 된다.

Claims (9)

  1. 원거리 교환모듈로부터 소정의 라인을 통해 공급되는 데이나를 멀티플레서에 의해 멀티플렉싱한 후 제1어드레스 발생부에 의해 발생된 제1어드레스에 따라 제1시간완충 메모리에 저장하였다가 제2어드레스에 따라 읽어내어 제1시스템 접속부를 통해 본체 측으로 공급하는 데이타 입력회로와 ; 상기 본체로부터 공급되는 데이타를 제3어드레스에 따라 제2시간완충 메모리에 저장하였다가 제4어드레스 발생부에 의해 발생된 제4어드레스에 따라 읽어내어 디멀티플렉서에 의해 디멀티플렉싱하여 소정의 라인을 통해 상기 원거리 교환듈 측으로 공급하는 데이터의 출력회로를 구비하는 교환시스템간 접속장치에 있어서, 상기 데이타 입력회로는, 원거리 교환모듈 측에 연결된 라인의 사용갯수에 따라 상기 제1시간완충 메모리에 인가되는 상기 제2어드레스 신호를 가변시켜 출력하여, 상기 원거리 교환모듈 측에서 사용되는 라인의 소정채널을 통해 공급되어 상기 제1시간완충 메모리에 저장된 데이타를 상기 원거리 교환모듈 측의 전체 채널수 만큼 확장하여 상기 제1시스템 접속부를 통해 상기 본체에 출력하도록 상기 제1시간완충 메모리를 어드레싱하는 제2어드레스 발생부를 구비하고 ; 상기 데이타 출력회로는, 원거리 교환모듈 측에 연결된 라인의 사용갯수에 따라 상기 제2시간완충 메모리에 인가되는 상기 제3어드레스 신호를 가변시켜 출력하여, 상기 원거리 교환모듈 측의 전체 채널수에 대응하는 채널을 통해 상기 본체로부터 공급되는 데이타를 상기 원거리 교환모듈 측에서 사용되는 라인의 소정채널분 만큼 상기 제2시간완충 메모리에 저장하도록 상기 제2시간완충 메모리를 어드레싱하는 제3어드레스 발생부를 구비하며 ; 상기 제2시간완충 메모리는 본체로부터 상기 제2시스템 접속부를 통해 점유비트가 인가되는 경우에 상기 제3어드레스 발생부의 제3어드레스 신호에 따라 데이타를 저장하는 것을 특징으로 하는 교환시스템간 접속장치.
  2. 제1항에 있어서, 상기 어드레스 발생부는 하위 어드레스 신호가 상기 어드레스 신호를 발생하는 카운터와 ; 상기 카운터로부터 인가되는 하위 어드레스 신호를 지연시켜 상기 제1시간완충 메모리 측으로 출력하는 래치와 ; 상기 원거리 교환모듈 측의 사용라인수에 따라 어드레스 출력조건정보를 출력하는 조건부와 ; 상기 조건부로부터 어드레스 출력조건정보와 상기 카운터로부터의 상기 어드레스 신호에 따라 가변된 어드레스 신호를 발생하여 상기 제1시간완충 메모리 측에 상위 어드레스로 출력하는 어드레스 가변부를 구비하는 것을 특징으로 하는 교환시스템간 접속장치.
  3. 제2항에 있어서, 상기 래치로부터 제1시간완충 메모리에 출력하는 하위 어드레스 신호는 상기 제1시간 완충 메모리의 데이타를 출력하는 경우에 상기 원거리 교환모듈 측의 각 라인에 수용된 채널을 구분하기 위한 어드레스 신호로 사용되고 ; 상기 어드레스 가변부로부터 제1시간완충 메모리에 출력되는 상위 어드레스 신호는 상기 제1시간완충 메모리의 데이타를 출력하는 경우에 상기 원거리 교환모듈측 각 라인을 구분하기 위한 어드레스 신호로서 사용되는 것을 특징으로 하는 교환시스템간 접속장치.
  4. 제2항 또는 제3항에 있어서, 상기 어드레스 가변부는 상기 카운터로부터 공급된 상기 어드레스 신호와 상기 조건부로부터 공급된 어드레스 출력조건정보를 논리변환하여 만든 어드레스 신호를 상기 제1시간완충 메모리측에 상위 어드레스 신호로서 출력하는 노리회로로 이루어지는 것을 특징으로 하는 교환시스템간 접속장치.
  5. 제2항 또는 제3항에 있어서, 상기 어드레스 가변부는 어드레스 정보를 저장해놓고, 상기 카운터로부터 공급된 상위 어드레스 신호와 상기 조건부로부터 공급된 어드레스 출력조건정보에 의해 어드레싱된 어드레스 정보를 상기 제1시간완충 메모리 측에 상위 어드레스 신호로서 출력하는 ROM으로 이루어지는 것을 특징으로 하는 교환시스템간 접속장치.
  6. 제1항에 있어서, 상기 제3어드레스 발생부는 하위 어드레스 신호와 상위 어드레스 신호를 발생하는 카운터와 ; 상기 카운터로부터 하위 어드레스 신호를 지연시켜 상기 제2시간완충 메모리 측으로 출력하는 래치와 ; 상기 원거리 교환모듈측의 사용 라인수에 따른 어드레스 출력조건정보를 출력하는 조건부와 ; 상기 조건부로부터의 어드레스 출력조건정보와 상기 카운터로부터의 상기 어드레스 신호에 따라 가변된 어드레스 신호를 발생하여 상기 제2시간완충 메모리 측에 상위 어드레스 신호로서 출력하는 어드레스 가변부를 구비하는 것을 특징으로 하는 교환시스템간 접속장치.
  7. 제6항에 있어서, 상기 래치로부터 제2시간완충 메모리에 출력되는 하위 어드레스 신호는 상기 제2시간 완충 메모리에 데이타를 저장하는 경우에 상기 원거리 교환모듈측의 각 라인에 수용된 채널을 구분하기 위한 어드레스 신호로 사용되고 ; 상기 어드레스 가변부로부터 제2시간완충 메모리에 출력되는 상위 어드레스 신호는 상기 제2시간완충 메모리에 데이타를 저장하는 경우에 상기 원거리 교환모듈측 각 라인을 구분하기 위한 어드레스 신호로서 사용되는 것을 특징으로 하는 교환시스템간 접속장치.
  8. 제6항 또는 제7항에 있어서, 상기 어드레스 가변부는 상기 카운터로부터 공급된 상위 어드레스 신호와 상기 조건부로부터 공급된 어드레스 출력조건조정보를 논리변환하여 만든 어드레스신호를 상시 제2시간완충 메모리측에 상위 어드레스 신호로서 출력하는 논리회로로 이루어지는 것을 특징으로 하는 교환시스템간 접속장치.
  9. 제6항 또는 제7항에 있어서, 상기 어드레스 가변부는 어드레스 정보를 저장해놓고, 상기 카운터로부터 공급된 상위 어드레스 신호와 상기 조건부로부터 공급된 어드레스 출력 조건정보에 의해 어드레싱된 어드레스 정보를 상기 제2시간완충 메모리측에 상위 어드레스 신호로서 출력하는 ROM으로 이루어지는 것을 특징으로 하는 교환시스템간 접속장치.
KR1019930021144A 1993-10-12 1993-10-12 교환시스템간 접속장치 KR960016386B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930021144A KR960016386B1 (ko) 1993-10-12 1993-10-12 교환시스템간 접속장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930021144A KR960016386B1 (ko) 1993-10-12 1993-10-12 교환시스템간 접속장치

Publications (2)

Publication Number Publication Date
KR950013311A KR950013311A (ko) 1995-05-17
KR960016386B1 true KR960016386B1 (ko) 1996-12-09

Family

ID=19365710

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930021144A KR960016386B1 (ko) 1993-10-12 1993-10-12 교환시스템간 접속장치

Country Status (1)

Country Link
KR (1) KR960016386B1 (ko)

Also Published As

Publication number Publication date
KR950013311A (ko) 1995-05-17

Similar Documents

Publication Publication Date Title
US4885744A (en) Apparatus for reconstructing and multiplexing frames of various origins made up of a variable number of packets of fixed length
US4603416A (en) (Time division multiplex) switching system for routing trains of constant length data packets
JPH08195757A (ja) ディジタルデータ網用スイッチングデバイス
US6289014B1 (en) Multiline-correspondent cell header conversion apparatus and method
US5467353A (en) Subrate control channel exchange system
JP3943607B2 (ja) 切換え機能を有する集中ネットワーク交換機
JPH0297152A (ja) 時間スイッチ回路
KR960016386B1 (ko) 교환시스템간 접속장치
US6680939B1 (en) Expandable router
US6330237B1 (en) Time slot assignment circuit
US6269097B1 (en) Time switch with the control memory
KR19990075018A (ko) 톤과 디티엠에프 발생 기능을 포함한 에이티엠 셀 변환 장치
US5883902A (en) Time slot interchanger and digital communications terminal for ISDN D-channel assembly
JPS6188626A (ja) 時分割多重信号生成回路
JP2563770B2 (ja) 回線設定回路
US5905734A (en) Time slot interchanger and digital communications terminal for ISDN D-channel assembly
KR100298341B1 (ko) 64x64비트스위치회로
KR100190290B1 (ko) 동기식 초고속 전송 장치의 타임 스위칭 시스템및 그 제어 방법
KR960000130B1 (ko) 다중가입자 접속시의 전송속도차 보상 회로
JPS6219120B2 (ko)
JP3116872B2 (ja) インタフェース変換装置
KR100282406B1 (ko) 에이티엠 셀 변환 시스템에서 톤과 디티엠에프스위칭 장치 및방법
JP2778736B2 (ja) 回線設定回路
KR0137087Y1 (ko) 상호 신호 변환 장치
KR100251632B1 (ko) 교환기에서 하이웨이 분배장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010830

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee