KR950005463Y1 - 기판 전압 안정화회로 - Google Patents

기판 전압 안정화회로 Download PDF

Info

Publication number
KR950005463Y1
KR950005463Y1 KR92023331U KR920023331U KR950005463Y1 KR 950005463 Y1 KR950005463 Y1 KR 950005463Y1 KR 92023331 U KR92023331 U KR 92023331U KR 920023331 U KR920023331 U KR 920023331U KR 950005463 Y1 KR950005463 Y1 KR 950005463Y1
Authority
KR
South Korea
Prior art keywords
inverter
resistor
substrate voltage
voltage
variable
Prior art date
Application number
KR92023331U
Other languages
English (en)
Other versions
KR940013780U (ko
Inventor
김영호
Original Assignee
문정환
엘지일렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지일렉트론 주식회사 filed Critical 문정환
Priority to KR92023331U priority Critical patent/KR950005463Y1/ko
Publication of KR940013780U publication Critical patent/KR940013780U/ko
Application granted granted Critical
Publication of KR950005463Y1 publication Critical patent/KR950005463Y1/ko

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

내용 없음.

Description

기판 전압 안정화회로
제 1 도는 종래의 기판 전압 안정화회로도.
제 2 도는 본 고안의 기판 전압 안정화회로도.
제 3 도는 본 고안 기판 전압 안정화회로의 씨모스 구성도.
* 도면의 주요부분에 대한 부호의 설명
I11-I14: 인버터 NP1: 피모스트랜지스터
R11-R16: 저항 VR11, VR12: 가변저항
본 고안은 기판 전압 안정화회로에 관한 것으로, 특히 기판전압 변화를 적게 하여 전압 안정화에 적당하도록 한 기판 전압 안정화회로에 관한 것이다.
제 1 도는 종래의 기판 전압 안정화회로도로서, 이에 도시된 바와 같이 전원전압단자(Vcc)에 저항(R1)과 가변저항(VR1)이 직렬접속되고, 그 가변저항(VR1)에 저항(R3)을 통해 기판전압단자(VBB)가 접속되며, 상기 가변 저항(VR1)과 저항(R3)의 접속점에 인버터(I1)의 입력단자가 접속되고, 그 인버터(I1)의 출력단자는 상기 가변저항(VR1)의 가변단자에 접속됨과 아울러 인버터(I2)의 입력단자에 접속되며, 그 인버터(I2)의 출력단자가 링 오실레이터 인에이블단자(En)에 접속되어 구성되었다.
이와 같이 구성된 종래 기판 전압 안정화회로의 동작과정 및 문제점을 설명하면 다음과 같다.
전원전압단자(Vcc)를 통해 전원전압이 인가되고, 처음 상태에서 기판전압(VBB)이 발진하지 않았을 경우 인버터(I1)의 입력단자에 인가되는 전압은 고전위 상태로 설정되어 있어, 그 인버터(I1)의 출력단자에 저전위신호가 출력되고, 이에 따라 인버터(I1)는 고전위 상태의 신호를 출력하여 기판 전압 발진기의 링오실레이터 인에이블단자(En)에 인가하게 되므로, 그 링오실레이터는 동작하여 기판전압(VBB)을 부전위로 만든다. 이때 인버터(I1) 입력단자의 전압을 저항비와 전압으로 표시하면 다음과 같다.
이후 기판전압(VBB)이 계속 부전위(Negative) 상태로 되어 사용자가 원하는 전압이 되면, 상기 인버터(I1)의 입력단자에 인가되는 전압이 그 인버터(I1)는 고전위 상태의 신호를 출력한다. 이로 인해 인버터(I2)는 고전위 상태의 입력신호를 반전시켜 저전위 상태의 신호를 기판 전압 발진기의 링오실레이터 인에이블단자(En)에 인가하고, 그 기판 전압 발진기의 링오실레이터는 동작을 정지하여 기판전압(VBB)이 부전위로 떨어지는 것을 방지한다.
이후 리키지(Leakage)가 발생하여 기판전압(V)을 원하는 전압보다 상승시키면, 상기 인버터(I2)의 출력이 고전위 상태가 되므로 링오실레이터를 동작시켜 기판전압(VBB)을 안정화시킨다.
한편, 가변저항(VR1)으로 인버터(I1)의 출력이 저전위 상태에서 기판전압(VBB)이 원하는 전압이 되면, 그 인버터(I1)는 고전위 상태의 신호를 출력하여 링오실레이터를 동작시키며, 가변저항(VR1)의 가변출력전압을 증가시키고 그로 인해 상기 인버터(I1)의 입력전압이 더 낮아져서 기판전압(VBB)의 전압변화량 이상 올라가야만 그 인버터(I1)의 입력전압이 고전위 상태가 된다.
이때의 전압변화량을 수식으로 표현하면 다음과 같다.
이와 같이 기판전압(VBB)은 설정전압보다 큰 값으로 떨어지는 경우가 발생한다.
이와 같이 동작하는 종래의 기판 전압 안정화회로는 기판 전압의 고전위 한계치는 설정되어 있으나, 저전위 한계치는 설정되어 있지 않아 기판 전압이 큰 값으로 떨어지면 소자의 파라메타값이 변화하여 회로의 오동작을 유발하므로 회로의 성능을 저하시키는 문제점이 있었다.
본 고안은 상기와 같은 종래 기판 전압 안정화회로의 문제점을 감안하여, 기판 전압의 고전위 한계치와 저전위 한계치를 설정하여 고전위 한계치와 저전위 한계치 사이에서만 동작하도록 함으로써 기판 전압을 안정화시켜 회로의 성능을 향상시키게 안출한 것으로, 이를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
제 2 도는 본 고안의 기판 전압 안정화 회로도로서, 이에 도시한 바와 같이 전원전압(Vcc)에 저항(R11)과 가변저항(VR11)이 직렬접속되고, 그 가변저항(VR11)은 저항(R13)을 통해 기판전압(VBB)에 접속됨과 아울러 가변저항(VR11) 및 저항(R13)을 통해 기판전압(VBB)에 접속됨과 아울러 가변저항(VR11) 및 저항(R13)의 접속점이 인버터(I11)의 입력단자에 접속되며, 그 인버터(I11)의 출력단자는 인버터(I12)를 통해 링오일레이터 인에이블단자(En)에 접속됨과 아울러 상기 가변저항(VR11)의 가변단자가 인버터(I12)의 입력단자에 직렬접속되고, 상기 전원전압(Vcc)에 저항(R12) 및 가변저항(VR12)이 직렬접속되고 그 가변저항(VR12)은 저항(R14)을 통해 기판전압(VBB)에 접속됨과 아울러 상기 가변저항(VR12) 및 저항(R14)의 접속점이 인버터(I13)의 입력단자에 접속되고, 그 인버터(I13)의 출력단자는 가변저항(VR12)의 가변단자에 접속됨과 아울러 인버터(I14)를 통해 피모스트랜지스터(MP1)의 게이트에 접속되며, 그 피모스트랜지스터(MP1)의 드레인은 저항(R15)을 통해 기판전압(VBB)에 접속되고, 소오스는 저항(R16)을 통해 전원전압(Vss)에 접속되어 구성한다.
한편, 본 고안의 기판 전압 안정화회로를 씨모스로 구성하면 제 3 도에 도시한 바와 같이 엔모스트랜지스터(MN11-MN21)와 피모스트랜지스터(MP11-MP21)와 피모스트랜지스터(MP11-MP25)로 구성한다.
이와 같이 구성한 본 고안의 기판 전압 안정화회로의 동작과정 및 작용효과를 상세히 설명하면 다음과 같다.
처음 기판전압(VBB)이 발진되지 않았을 때는 인버터(I11)(I13)의 입력단자에 인가되는 전압은 고전위 상태로 설정되어 있어, 그 인버터(I11)(I13)는 저전위 상태의 신호를 출력하여 인버터(I12)(I14)의 입력단자에 인가하고, 이에 따라 그 인버터(I12)(I14)는 고전위 상태의 신호를 출력하여 링오실레이터를 구동시키는 동시에 피모스트랜지스터(MP1)를 오프시킨다. 이때 링오실레이터는 기판전압(VBB)을 풀다운(pull down)시켜준다.
이후 상기 기판전압(VBB)이 계속 부전위(Negative)쪽으로 낮아지면, 상기 인버터(I11)는 입력단자의 저전위 입력신호에 의해 고전위 상태의 신호를 출력하며, 이로 인해 인버터(I12)는 저전위 상태의 신호를 링오실레이터 인에이블단자(En)에 인가하여 그 링오실레이터의 동작을 중지시키며, 가변저항(VR11)의 값을 변화시켜 상기 인버터(I11) 입력단자의 전압을 다음과 같이 변화를 시킨다.
그후 기판전압(VBB)에 리키지(leakage)가 발생하여 그 기판전압(VBB)이 상승되면, 상기 인버터(I11)의 전압인 상기의 식 ②가 고전위 상태가 되어, 그 인버터(I11)는 저전위 신호를 출력하고, 이로 인해 인버터(I12)는 고전위 상태의 신호를 출력하여 링오실레이터 인에이블단자(En)에 인가하므로 그 링오실레이터를 구동시켜 기판전압(VBB)을 풀다운(pull down)시킨다.
이때 기판전압(VBB)이 기판에 배열된 소자에 의하여 풀다운되어 원하는 기판전압(VBB)보다 더 부전위(Negative)가 되면, 인버터(I13)의 입력단자 전압은 상태가 되고, 그로 인해 인버터(I13)는 고전위 상태의 신호를 출력하여 인버터(I14)에 인가하고, 그 인버터(I14)는 저전위 상태의 신호를 출력하여 피모스트랜지스터(MP1)를 도통시켜 기판전압(VBB)을 상승시켜 항상 원하는 범위 안에서 동작가능하도록 고전위 한계치와 저전위 한계치를 설정한다.
이상에서 상세히 설명한 바와 같이 본 고안의 기판 전압 안정화회로는 기판 전압의 범위를 고전위 한계치와 저전위 한계치로 설정하여 칩의 회로소자 파라메타의 변화를 최소화함으로써 회로의 성능을 향상시키는 효과가 있게 된다.

Claims (1)

  1. 전원전압(Vcc) 및 기판전압(VBB)사이에 저항(R11), 가변저항(VR11) 및 저항(R13)이 직렬 접속되어, 상기 가변저항(VR11) 및 저항(R13)의 접속점이 인버터(I11)를 통해 상기 가변저항(VR11)의 가변단자에 접속됨과 아울러 인버터(I12)를 다시 통해 링오실레이터 인에이블단자(En)에 접속되며, 상기 전원전압(Vcc) 및 기판전압(VBB) 사이에 저항(R12), 가변저항(VR12) 및 저항(R14)이 직렬 접속되어, 상기 가변저항(VR12) 및 저항(R14)이 직렬 접속되어, 상기 가변저항(VR12) 및 저항(R14)의 접속점이 인버터(I13)를 통해 상기 가변저항(VR12)의 가변단자에 접속됨과 아울러 인버터(I14)를 다시 통해 피모스트랜지스터(MP1)의 게이트에 접속되며, 상기 피모스트랜지스터(MP1)의 소오스가 저항(R16)을 통해 전원전압(Vss)에 접속됨과 아울러 드레인이 저항(R15)을 통해 상기 기판전압(VBB)에 접속되어 구성된 것을 특징으로 하는 기판 전압 안정화회로.
KR92023331U 1992-11-25 1992-11-25 기판 전압 안정화회로 KR950005463Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR92023331U KR950005463Y1 (ko) 1992-11-25 1992-11-25 기판 전압 안정화회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR92023331U KR950005463Y1 (ko) 1992-11-25 1992-11-25 기판 전압 안정화회로

Publications (2)

Publication Number Publication Date
KR940013780U KR940013780U (ko) 1994-06-29
KR950005463Y1 true KR950005463Y1 (ko) 1995-07-10

Family

ID=19344744

Family Applications (1)

Application Number Title Priority Date Filing Date
KR92023331U KR950005463Y1 (ko) 1992-11-25 1992-11-25 기판 전압 안정화회로

Country Status (1)

Country Link
KR (1) KR950005463Y1 (ko)

Also Published As

Publication number Publication date
KR940013780U (ko) 1994-06-29

Similar Documents

Publication Publication Date Title
EP1523806B1 (en) Ring oscillator with frequency stabilization
JP3144700B2 (ja) リング発振器,リング発振器の補償回路及びリング発振器の補償方法
KR19980043784A (ko) 외부전압에 둔감한 백바이어스전압 레벨 감지기
KR950005463Y1 (ko) 기판 전압 안정화회로
US6373297B1 (en) Input buffer capable of achieving quick response
CN116054797A (zh) 一种带电压回差的低功耗复位电路
US3935546A (en) Complementary MOS transistor crystal oscillator circuit
KR0157124B1 (ko) 고속 cmos전하 펌프의 전류부정합 보상 회로
CN115987262A (zh) 一种低压模拟开关电路
TW201830863A (zh) 電源啟動控制電路以及輸入/出控制電路
JP2000194432A (ja) Cmosロジック用電源回路
US20220357758A1 (en) Start-up circuit for reference voltage/current generator
JP2004023195A (ja) 発振回路
JPS63266921A (ja) パワ−オンリセツト信号発生回路
JPH03230617A (ja) 半導体集積回路
KR100489587B1 (ko) 시간지연회로
KR100243263B1 (ko) Rc 오실레이터용 슈미트트리거 회로
JPH0818339A (ja) 水晶発振回路
KR100332209B1 (ko) 고속 응답하는 입력 버퍼 회로
KR960005016Y1 (ko) 슬루랫제어 가능한 출력셀회로
KR200173008Y1 (ko) 전압 조절 오실레이터(vco)회로
JPH08222952A (ja) 圧電発振用集積回路および圧電発振回路
US20040239412A1 (en) Circuit for controlling field effect device transconductance
KR100234358B1 (ko) 기준전압 발생회로
JPH05167430A (ja) 半導体論理回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20050620

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee