KR950003023B1 - 서브캐리어 동기일치화 회로 - Google Patents

서브캐리어 동기일치화 회로 Download PDF

Info

Publication number
KR950003023B1
KR950003023B1 KR1019920003177A KR920003177A KR950003023B1 KR 950003023 B1 KR950003023 B1 KR 950003023B1 KR 1019920003177 A KR1019920003177 A KR 1019920003177A KR 920003177 A KR920003177 A KR 920003177A KR 950003023 B1 KR950003023 B1 KR 950003023B1
Authority
KR
South Korea
Prior art keywords
signal
subcarrier
burst
amplifying
generator
Prior art date
Application number
KR1019920003177A
Other languages
English (en)
Other versions
KR930019040A (ko
Inventor
권병실
박상조
Original Assignee
삼성전자 주식회사
강진구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 강진구 filed Critical 삼성전자 주식회사
Priority to KR1019920003177A priority Critical patent/KR950003023B1/ko
Publication of KR930019040A publication Critical patent/KR930019040A/ko
Application granted granted Critical
Publication of KR950003023B1 publication Critical patent/KR950003023B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/04Synchronising

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Processing Of Color Television Signals (AREA)
  • Synchronizing For Television (AREA)

Abstract

내용 없음.

Description

서브캐리어 동기일치화 회로
제1도는 종래의 서브캐리어 동기일치화 회로를 개략적으로 나타낸 블록도,
제2도는 이 발명에 따른 서브캐리어 동기일치화 회로를 개략적으로 도시한 블록도이다.
* 도면의 주요부분에 대한 부호의 설명
10 : 입력신호 정형수단 20 : 대역통과필터
30 : 버스트게이트 신호발생기 40 : 스위칭수단
50 : 증폭기 60 : 구형파발생기
70 : 서브캐리어 발생수단
이 발명은 비디오 카메라, 모니터 및 영상주변기기에 사용되는 서브캐리어(Sub carrier)의 동기일치화 회로(SC Gen Look Circuit)에 관한 것으로, 보다 상세하게는 PLL(Phase Locking Loop)방식을 이용하지 않은 간단한 구성으로서도 안정된 서브캐리어 신호를 만들수 있는 서브캐리어의 동기일치화 회로에 관한 것이다.
종래의 서브캐리어의 동기일치화 회로는 제1도에 도시되어 있다.
동도면에 도시된 바와같이, 비디오 버스트신호(Video Burst Synchronizing Signal ; 이하 VBS라 한다)을 입력하여 그중 칼라버스트 신호(color burst signal)만을 나타내는 버스트 게이트 신호를 발생시키는 버스트 게이트 신호발생기, 대역통과필터로부터 수신된 신호를 증폭하는 제1증폭기(amplifier), 그 증폭기로부터 입력된 신호와 상기 버스트 게이트 신호발생기로부터 입력된 펄스신호를 이용하여 정확한 버스트 신호를 얻기위해 게이트(스위칭)를 행하는 스위칭수단, 그 스위칭수단으로부터 입력된 신호를 증폭하는 제2증폭기, 상기 버스트 게이트 신호발생기의 신호를 분주하는 분주기, 전압제어발전기(Voltage controller OSCillator), 상기 전압제어 발진기와 접속된 1/4 분주기, 상기 전압제어 발진기의 출력신호가 4분주된 신호와 상기 제2증폭기로부터의 출력신호의 위상을 비교하여 위상차 신호를 만드는 위상비교기(phase comparator), 상기 분주기에서 출력되는 게이트 신호를 수신하여 상기 위상차 신호를 버스트 부분만을 다시 게이트시키는 제2스위칭수단, 그 제2스위칭수단에 접속되어 출력되는 신호를 DC화시키는 적분기로 이루어져 있다. 그러나 상기 종래의 서브캐리어 동기일치화 회로는 그 구성이 매우 복잡하다는 문제점이 잇었다.
이 발명의 목적은 상기 문제점을 개선한 것으로써, 이 발명에 의하면 구형파 발생기, 3.58MHz 신호발생기 및 가변용 콘덴서를 이용하여 안전된 서브캐리어 신호를 만들수 있는 서브캐리어 동기일치화 회로가 제공되어 있다.
상기 목적을 달성하기 위한 이 발명은 입력된 VBS신호를 증폭함과 동시에 DC클램프를 행하는 신호정형수단과; 상기 제1수단으로부터 출력된 신호를 수신하여 버스트 신호만을 추출하는 대역통과필터; 상기 신호 정형수단의 출력신호중 칼라버스트 신호기간에 해당하는 버스트 게이트 신홀르 발생시키는 버스트 게이트 신호발생기; 상기 대역통과필터로부터 출력된 신호를 수신하여 상기 버스트 케이트 신호로 스위칭시키는 스위칭수단; 상기 제1스위칭수단으로부터 출력된 신호를 증폭하는 증폭수단; 상기 증폭수단으로부터 출력된 신호를 수신하고, 그 출력신호는 로직게이트를 이용하여 구형파로 바꾸고 수직동기 기간동안 클램프를 시키는 구형파 발생기; 상기 구형파 발생기로부터 출력된 구형파 신호를 입력하여 상기 버스트 신호와 같은 주파수를 갖는 서브캐리어를 만드는 서브캐리어 발생수단으로 이루어진 것을 특징으로 한다.
이하, 이 발명을 첨부한 도면을 참조하여 상세히 설명한다.
제2도는 이 발명에 따른 서브캐리어 동기일치화 회로를 개략적으로 나타낸 블럭도이다.
동도면에 나타나 있는 바와같이 VBS신호가 입력되어 증폭 및 DC 클램프를 행하는 증폭기 및 DC클램프 회로로 이루어진 입력신호 정형수단, 그 수단에 접속된 대역통과필터, 상기 증폭 및 클램프수단의 출력신호에 따라 버스트 신호의 기간에 해당하는 버스트 케이트 신호를 발생하는 버스트 케이트 신호발생기, 상기 대역통과필터 신호를 버스트 케이트 신호발생기의 신호로서 게이팅(스위칭)시키는 스위칭수단, 그 스위칭수단에 접속되어 있고 그 신호로 재차 증폭하는 증폭수단, 그 증폭수단에 접속되고 구형파를 발생하는 구형파발생기, 그 구형파발생기로부터 출력신호를 수신하여 안정된 서브캐리어 신호를 만드는 가변콘덴서 및 3.58MHz 신호발생기로 구성되어 있다.
이와같이 구성된 이 발명의 작용 및 효과를 설명하면, VBS신호가 증폭기에서 증폭되고, DC 클램프회로에서 클램프됨으로써, 입력신호에 대해 안정적으로 동작되게 한다.
또한, 대역통과필터에서는 버스트 신호만이 추출된다. 한편 상기 제1증폭기 및 클램프 회로를 거친 VBS 신호는 그 신호에 포함되어 있는 버서트 신호의 기간에 해당하는 버스트 케이트 신호를 발생시켜 하기되는 제1스위칭수단 및 구형파 발생기로 출력시킨다. 제1스위칭수단은 정확한 버스트 성분만을 얻기위해 상기 버스트 케이트 신호를 이용하여 게이트(스위치)시킨다. 즉, 버스트 케이트 신호발생기에서는 VBS신호로부터 버스트 기간만을 나타내는 버스트 케이트신호를 만들고, 이 신호로 대역통과 필터를 통과한 버스트 신호를 스위칭시켜 정확한 버스트 성분만을 추출한다. 이어서, 증폭기에서는 이 정확하게 추출된 버스트 신호를 증폭시켜 구형파 발생기로 내보낸다.
또한, 구형파 발생기는 상기 증폭기로부터 수신된 신호를 속도가 매우 빠른 로직게이트를 이용하여 버스트 신호를 구형파로 만들고 수직동기기간은 클램프시킨다. 이 구형파 신호가 가변콘덴서와 3.5MHz 신호발생기로 입력되어, 버스트 신호와 꼭같은 주파수를 가진 서브캐리어가 만들어지게 된다.
이상 설명한 바와같이, 이 발명의 서브캐리어의 동기일치화 회로에 의하면 외부 신호인 VBS 신호를 이용하여 3.58MHz클럭신호를 만들 수 있기 때문에 구성이 간단하고, 종래의 복잡한 구성을 가진 회로와 같은 기능을 가짐으로써 제품 생산비 절감등의 효과가 있다.

Claims (3)

  1. 비디오 신호를 이용하여 서브캐리어 신호를 만드는 서브캐리어 동기일치화 회로에 있어서, 입력된 비디오 신호를 증폭함과 동시에 DC 클램프를 행하는 신호정형수단과; 상기 신호정형수단으로부터 출력된 신호를 수신하여 칼라버스트 신호만을 추출하는 대역통과필터와; 상기 신호정형수단의 출력신호중 칼라버스트 신호기간에 해당하는 버스트 게이트 신호를 발생시키는 버스트 게이트 발생기와; 상기 대역통과필터로부터 출력된 신호를 수신하여 상기 버스트 게이트 신호로 스위칭시키는 스위칭수단과; 상기 제1스위칭수단으로부터 출력된 신호를 증폭하는 증폭수단과; 상기 증폭수단으로부터 출력된 신호를 수신하고 그 출력신호를 로직게이트를 이용하여 구형파로 바꾸고 수직동기 기간동안 클램프를 시키는 구형파 발생기 및 상기 구형파 발생기로부터 출력된 구형파 신호를 입력하여 상기 버스트 신호와 같은 주파수를 갖는 서브캐리어를 만드는 서브캐리어 발생수단으로 이루어진 것을 특징으로 하는 서브캐리어 동기일치화 회로.
  2. 제1항에 있어서, 상기 신호정형수단은 입력신호를 증폭하는 증폭회로 및 클램프를 행하는 DC 클램프 회로로 이루어진 것을 특징으로 하는 서브캐리어 동기일치화 회로.
  3. 제1항에 있어서, 상기 서브캐리어 발생수단은 가변콘덴서 및 3.58MHz의 파형을 발생하는 발생기로 이루어진 것을 특징으로 하는 서브캐리어 동기일치화 회로.
KR1019920003177A 1992-02-28 1992-02-28 서브캐리어 동기일치화 회로 KR950003023B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920003177A KR950003023B1 (ko) 1992-02-28 1992-02-28 서브캐리어 동기일치화 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920003177A KR950003023B1 (ko) 1992-02-28 1992-02-28 서브캐리어 동기일치화 회로

Publications (2)

Publication Number Publication Date
KR930019040A KR930019040A (ko) 1993-09-22
KR950003023B1 true KR950003023B1 (ko) 1995-03-29

Family

ID=19329647

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920003177A KR950003023B1 (ko) 1992-02-28 1992-02-28 서브캐리어 동기일치화 회로

Country Status (1)

Country Link
KR (1) KR950003023B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240082810A (ko) 2022-12-02 2024-06-11 연화순 어류콜라겐을 함유하는 복숭아즙 및 그 제조방법

Also Published As

Publication number Publication date
KR930019040A (ko) 1993-09-22

Similar Documents

Publication Publication Date Title
KR950003023B1 (ko) 서브캐리어 동기일치화 회로
JPS6269776A (ja) Pll装置
FI86493B (fi) Televisionsmottagare med ett av en mikroprocessor styrt manoeverdon och med en kopplingsnaetdel.
US4575757A (en) PAL offset generator
KR0144962B1 (ko) 고화질 텔레비젼의 동기신호 분리장치
KR100203330B1 (ko) 칼라 카메라의 내/외부 동기 장치
JPS6444194A (en) Sampling clock generator for video signal
JPH02116287A (ja) 磁気記録再生装置
GB2048610A (en) Automatic limit control for S.E.C.A.M. encoder
JPH04326867A (ja) 位相同期回路
JPH01183975A (ja) Pll装置
JP2696910B2 (ja) 水平同期回路
JP2864093B2 (ja) 同期信号作成用フェーズロックループ回路
KR100189052B1 (ko) 팔-엠 방식의 컬러 씨씨디 카메라
JPH04319869A (ja) 位相同期回路
JP2001285265A (ja) クロック分配装置
JP2503619B2 (ja) フエ―ズロツクル―プ装置
JPS62183292A (ja) 副搬送波信号発生装置
JPH11164314A (ja) ダウンサンプル用信号生成回路
JPS62102682A (ja) デイエンフアシス回路
JPS63203064A (ja) ビデオカメラの同期信号発生装置
JPH0379189A (ja) Hクリアパルス発生装置
JPH03195275A (ja) ペデスタルクランプ回路
JPS62122394A (ja) Pal用同期信号発生装置
JPH06245219A (ja) バースト信号処理回路

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19990227

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee