KR950002292A - 종합정보통신망의 데이타 전송장치 및 방법 - Google Patents
종합정보통신망의 데이타 전송장치 및 방법 Download PDFInfo
- Publication number
- KR950002292A KR950002292A KR1019930011968A KR930011968A KR950002292A KR 950002292 A KR950002292 A KR 950002292A KR 1019930011968 A KR1019930011968 A KR 1019930011968A KR 930011968 A KR930011968 A KR 930011968A KR 950002292 A KR950002292 A KR 950002292A
- Authority
- KR
- South Korea
- Prior art keywords
- data
- clock
- transmission
- master
- signal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/4013—Management of data rate on the bus
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40052—High-speed IEEE 1394 serial bus
- H04L12/40058—Isochronous transmission
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Quality & Reliability (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
본 발명은 서로 다른 전송속도로 데이타를 처리하는 마스터와 슬레이브로 구성되는 종합정보통신망의 단말기에서 안정되게 데이타를 통신을 수행한다.
이를 위하여 마스터장치는 마스터클럭의 속도로 데이타를 처리하며, 마스클럭 및 프레임동기신호를 출력한다. 그리고 슬레이브장치는 슬레이브클럭에 속도로 데이타를 처리하며 송신데이타를 출력한다. 이때 클럭발생부는 마스터클럭을 분주하여 슬레이브 송신클럭을 발생하며, 프레임동기신호와 분주신호를 논리조합하여 슬레이브장치의 송신데이타를 마스터장치로 출력하기 위한 송신제어신호를 발생하는 동시에 마스터장치의 출력데이타를 슬레이브장치의 수신데이타로 인가하기 위한 수신제어신호를 발생한다. 그러면 마스터장치와 슬레이브장치 사이에 연결되는 데이타제어부는 송신제어신호에 의해 슬레이브 송신클럭으로 수신되는 송신데이타를 마스터클럭의 데이타레이트로 변환하여 마스터장치로 인가하며, 수신제어신호에 의해 마스터클럭으로 수신되는 데이타를 슬레이브클럭의 데이타레이트로 변환하여 슬레이브장치로 인가한다.
따라서 마스터장치와 슬레이브장치의 데이타레이트가 서로 상이하더라도 안정되게 데이타를 송수신할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 가입자 라인 데이타 링크 버스의 구조도. 제2도는 본 발명에 따라 가입자 라인 데이타 링크 버스를 사용하는 데이타 전송장치의 구성도. 제3도는 제2도중 데이타제어부의 구성도, 제5도는 제4도중 클럭발생부의 구성도.
Claims (9)
- 마스터와 슬레이브로 구성되는 종합정보통신망 단말기의 데이타 통신 장치에 있어서, 마스터클럭의 속도로 데이타를 처리하며, 마스터클럭 및 프레임동기신호를 출력하는 상기 마스터장치와, 슬레이브 송수신클럭의 속도로 데이타를 처리하는 슬레이브장치와, 상기 마스터클럭 및 프레임동기신호를 수신하며, 상기 마스터클럭을 분주하여 상기 슬레이브 송수신클럭을 발생하며, 상기 프레임동기신호와 상기 분주신호를 논리 조합하여 상기 슬레이브장치의 송신데이타를 마스터장치로 출력하기 위한 송신제어신호를 발생하는 동시에 상기 마스터장치의 출력데이타를 상기 슬레이브장치의 수신데이타로 인가하기 위한 수신제어신호를 발생하는 클럭발생부와, 상기 마스터장치와 슬레이브장치 사이에 연결되며, 상기 송신제어신호에 의해 상기 슬레이브 송신클럭으로 수신되는 송신데이타를 마스터클럭의 데이타레이트로 변환하여 상기 마스터장치로 인가하며, 상기 수신제어신호에 의해 상시 마스터클럭으로 수신되는 데이타를 슬레이브수신클럭의 데이타레이트로 변환하여 상기 슬레이브장치로 인가하는 데이타제어부로 구성된 것을 특징으로 하는 데이타 전송장치.
- 제1항에 있어서, 상기 클럭발생부가 상기 프레임동기신호 및 마스터클럭을 수신하며, 상기 프레임 동기신호 발생지점에서 상기 마스터클럭을 카운트하여 소정 분주된 슬레이브 송수신클럭을 발생하는 수단과, 상기 분주신호와 마스터클럭을 논리조합하여 상기 프레임동기신호의 전반주기 전단에서 상기 송신데이타를 출력하기 위한 마스크된 클럭 및 송신세트신호를 발생하는 송신제어신호발생수단과, 상기 분주신호와 마스터클럭을 논리조합하여 상기 프레임동기신호의 후반주기 후단에서 상기 수신데이타를 출력하기 위한 마스크된 클럭 및 수신세트신호를 발생하는 수신제어신호발생수단으로 구성된 것을 특징으로 하는 데이타 전송장치.
- 제1항에 있어서, 상기 데이타제어부가, 상기 슬레이브장치로부터 출력되는 송신데이타를 상기 슬레이브 송신클럭에 의해 병렬데이타로 변환하여 저장하고, 상기 송신세트신호 수신기 상기 저장중인 송신데이타를 상기 마스크된 클럭에 의해 마스터장치의 데이타레이트로 변환하여 상기 마스터장치로 출력하는 수단과, 상기 마스터장치로부터 출력되는 데이타를 상기 마스크딘 클럭에 의해 병렬 변환하여 저장하고, 상기 수신세트신호 수신시 상기 저장중인 데이타를 상기 슬레이브 수신클럭에 의해 슬레이브장치의 데이타레이트로 변환하여 상기 슬레이브장치로 출력하는 수단으로 구성된 것을 특징으로 하는 데이타 전송장치.
- 동영상전환기의 데이타 전송장치에 있어서, 2Nkps의 전송속도를 갖는 마스터클럭의 속도로 데이타를 처리하며, 마스터클럭 및 프레임동기신호를 출력하는 상기 마스터장치와, 2N-3슬레이브 송수신 클럭의 속도로 데이타를 처리하는 영상코덱과, 상기 마스터클럭 및 프레임동기신호를 수신하며, 상기 마스터클럭을 분주하여 상기 슬레이브 송순시 클럭을 발생하며, 상기 프레임동기신호와 상기 분주신호를 논리조합하여 상기 영상코덱의 송신데이타를 마스터장치로 출력하기 위한 송신제어신호를 발생하는 동시에 상기 마스터장치의 출력데이타를 상기 영상코덱의 수신데이타로 인가하기 위한 수신제어신호를 발생하는 클럭발생부와, 상기 마스터장치와 영상코덱 사이에 연결되며, 상기 송신제어신호에 의해 상기 슬레이브 송신클럭으로 송신되는 송신데이타를 마스터클럭의 데이타레이트로 변환하여 상기 마스터장치로 인가하며, 상기 수신제어신호에 의해 상기 마스터클럭으로 수신되는 데이타를 슬레이브 수신클럭의 데이타레이트로 변환하여 상기 영상코덱으로 인가하는 데이타제어부로 구성된 것을 특징으로 하는 데이타 전송장치.
- 제4항에 있어서, 상기 클럭발생부가, 상기 프레임동기신호 및 마스터클럭을 수신하며, 상기 프레임 동기신호 발생시점에서 상기 마스터클럭을 카운트하여 제3분주신호를 슬레이브 송수신클럭으로 발생하는 수단과, 상기 분주신호와 마스터클럭을 논리조합하여 상기 프레임동기신호의 전반주기 전단에서 상기 송신데이타를 출력하기 위한 마스크된 클럭 및 송신세트신호를 발생하는 송신제어신호발생수단과, 상기 분주신호와 마스터클럭을 논리조합하여 상기 프레임동기신호의 후반주기 후단에서 상기 수신데이타를 출력하기 위한 마스크된 클럭 및 수신세트신호를 발생하는 수신제어신호발생수단으로 구성된 것을 특징으로 하는 데이타 전송장치.
- 제4항에 있어서, 상기 데이타제어부가, 상기 슬레이브장치로부터 출력되는 송신데이타를 상기 슬레이브 송신클럭에 의해 병렬데이타로 변환하여 저장하고, 상기 송신세트신호 수신시 상기 저장중인 송신데이타를 상기 마스크된 클럭에 의해 마스터장치의 데이타레이트로 변환하여 상기 마스터장치로 출력하는 수단과, 상기 마스터장치로부터 출력되는 데이타를 상기 마스크된 클럭에 의해 병렬 변환하여 저장하고, 상기 수신세트신호 수신시 상기 저장중인 데이타를 상기 슬레이브수신클럭에 의해 슬레이브장치의 데이타레이트로 변환하여 상기 슬레이브장치로 출력하는 수단으로 구성된 것을 특징으로 하는 데이타 전송장치.
- 제4항에 있어서, 상기 클럭발생부가, 카운터를 구비하여, 상기 프레임동기신호 및 마스터클럭을 수신하며, 상기 프레임동기신호 발생시점에서 상기 카운터가 마스터클럭을 카운트하여 제3분주신호를 슬레이브 송수신클럭으로 발생하는 수단과, 상기 카운터로부터 발생되는 제4분주신호와 프레임동기신호를 논리조합하여 상기 프레임동기신호의 전반주기에서 상기 제4분주신호의 반주기에 대응되는 송신인에이블신호를 발생하는 수단과, 상기 송신인에이블신호와 상기 마스터클럭을 논리조합하여 마스크된 클럭을 발생하는 수단과, 상기 카운터의 분주신호를 디코딩하여 상기 프레임동기신호의 전반주기 종료시점에서 송신세트신호를 발생하는 수단으로 이루어지는 송신제어신호발생수단과, 상기 카운터로부터 발생되는 제4분주시호와 프레임동기신호를 논리조합하여 상기 프레임동기신호의 후반주기에서 상기 제4분주신호의 반주기에 대응되는 수신인에이블신호를 발생하는 수단과, 상기 수신인에이블신호와 상기 마스터클럭을 논리조합하여 마스크된 클럭을 발생하는 수단과, 상기 카운터의 분주신호를 디코딩하여 상기 프레임동기신호의 후반주기 종로시점에서 송신세트신호를 발생하는 수단으로 이루어지는 수신제어신호발생수단으로 구성된 것을 특징으로 하는 데이타 전송장치.
- 제4항에 있어서, 상기 데이타제어부가, 상기 슬레이브장치로부터 출력되는 송신데이타를 상기 슬레이브 송신클럭에 의해 병렬데이타로 변환하여 저장하는 직병렬변환기와, 상기 송신세트신호수신시 상기 저장중인 송신데이타를 상기 마스크된 클럭에 의해 마스터장치의 데이타레이트로 변환하는 병직렬환기와, 상기 병직렬변환기의 출력을 상기 송신인에이블신호에 의해 상기 마스터장치로부터 출력되는 버퍼로 이루어지는 송신데이타제어부와, 상기 마스터장치로부터 출력되는 데이타를 상기 수신인에이블신호에 의해 통로를 형성하는 버퍼와, 상기 버퍼의 출력을 상기 마스크된 클럭에 의해 병렬변환하여 저장하는 직병렬변환기와, 상기 수신세트신호 수신시 상기 저장중인 데이타를 상기 슬레이브 수신클럭에 의해 슬레이브장치의 데이타레이트로 변환하여 상기 슬레이브장치로 출력하는 병직렬변환기로 이루어지는 수신데이타제어부로 구성된 것을 특징으로 하는 데이타 전송장치.
- 마스터클럭으로 데이타를 처리하는 마스터장치와 슬레이브 송수신클럭으로 데이타를 처리하는 영상코덱을 구비한 동영상전환기의 데이타 전송방법에 있어서, 상기 영상코덱에서 상기 마스터장치로 데이타를 전송하는 과정이, 상기 영상코덱으로부터 전송되는 데이타를 슬레이브 송신클럭에 의해 병렬데이타로 변환하여 저장하는 과정과, 송신주기의 종료시점에서 송신세트신호 수신시 상기 저장중인 영상코댁의 데이타를 억세스하는 과정과, 상기 억세스한 영상코댁의 데이타를 마스터클럭으로 직렬변환하여 마스터장치의 데이타레이트로 변환한 후 상기 마스터장치로 출력하는 과정으로 이루어지며, 상기 마스터장치에 상기 영상코덱으로 데이타를 전송하는 과정이, 상기 마스터장치로부터 전송되는 데이타를 마스터클럭에 의해 병렬데이타로 변환하여 저장하는 과정과, 수신주기의 종료시점에서 수신세트 신호 수신시 상기 저장중인 병렬데이타를 억세스하는 과정과, 상기 억세스한 마스터장치의 데이타를 슬레이브 수신클럭으로 직렬변환하여 영상코댁의 데이타레이트로 변환한 후 상기 영상코덱으로 출력하는 과정으로 이루어짐을 특징으로 하는 데이타 전송장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930011968A KR100242304B1 (ko) | 1993-06-29 | 1993-06-29 | 종합정보통신망의 데이타 전송장치 및 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930011968A KR100242304B1 (ko) | 1993-06-29 | 1993-06-29 | 종합정보통신망의 데이타 전송장치 및 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950002292A true KR950002292A (ko) | 1995-01-04 |
| KR100242304B1 KR100242304B1 (ko) | 2000-02-01 |
Family
ID=19358221
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930011968A KR100242304B1 (ko) | 1993-06-29 | 1993-06-29 | 종합정보통신망의 데이타 전송장치 및 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100242304B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100457592B1 (ko) * | 2002-12-06 | 2004-11-17 | 엘지전자 주식회사 | 멀티 마스터 기기 연결형 네트워크 시스템 및 그 동작방법 |
-
1993
- 1993-06-29 KR KR1019930011968A patent/KR100242304B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100457592B1 (ko) * | 2002-12-06 | 2004-11-17 | 엘지전자 주식회사 | 멀티 마스터 기기 연결형 네트워크 시스템 및 그 동작방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100242304B1 (ko) | 2000-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0177733B1 (ko) | 데이타 전송장치의 클럭동기 회로 | |
| JPH05504033A (ja) | 受動光ネットワーク | |
| US4002834A (en) | PCM synchronization and multiplexing system | |
| KR970056106A (ko) | 시분할 다중화(tdm) 버스에서 통계적 다중화 장치 | |
| KR950002292A (ko) | 종합정보통신망의 데이타 전송장치 및 방법 | |
| KR920007387A (ko) | 클럭 발생장치, 데이타송신/수신 장치 및 데이타 송신/수신방법 | |
| CA1279729C (en) | Method and apparatus for transferring data between two data processing equipments each driven by an independent clock | |
| JPH10262040A (ja) | データの同期方法、およびその方法を実施する送信機および受信機 | |
| KR940012958A (ko) | 종합정보통신망의 비 채널 인터페이스 회로 | |
| KR0164101B1 (ko) | 광 케이블 텔레비젼 전송망에서의 가입자 접속/단말 장치간 통신을 위한 신호 프레임 통신장치 | |
| KR970078190A (ko) | 에스피엠장치와 피씨엠단간의 정합회로 | |
| SU987830A1 (ru) | Устройство дл передачи и приема информации | |
| JP2544511B2 (ja) | 高能率ディジタル多重装置の伝送方式 | |
| KR910005317B1 (ko) | 시그날링데이타, 음성 데이타 및 사용자 데이타의 통합회로 | |
| KR970078348A (ko) | 전전자 교환기의 데이터 링크 처리기 | |
| KR930010947B1 (ko) | 64/56Kbps 겸용신호 데이터 링크 정합회로 | |
| KR950007335A (ko) | 직렬 입출력 인터페이스 장치 및 방법 | |
| KR0168542B1 (ko) | 전자교환기의 가입자 제어신호 및 음성신호의 먹스/디먹스 회로 | |
| JPH03117240A (ja) | ディジタル信号の伝送方法及び装置 | |
| KR960043659A (ko) | I²c 프로토콜 지원용 인터페이스 | |
| KR950013113A (ko) | 이중링 구조하의 모듈통신을 위한 송신장치 | |
| KR950010424A (ko) | 디지탈 전송 선로시험 장치 및 방법 | |
| KR950013101A (ko) | 데이타 전송장비의 데이타 송수신 방법 및 장치 | |
| KR970058151A (ko) | 개인통신용 단말기의 다운링크 독립제어채널 데이터 스트로브신호 발생장치 | |
| KR960009475A (ko) | 에스티 엠원 신호를 이용한 광링크 정합 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20071030 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |