KR950007335A - 직렬 입출력 인터페이스 장치 및 방법 - Google Patents
직렬 입출력 인터페이스 장치 및 방법 Download PDFInfo
- Publication number
- KR950007335A KR950007335A KR1019930016909A KR930016909A KR950007335A KR 950007335 A KR950007335 A KR 950007335A KR 1019930016909 A KR1019930016909 A KR 1019930016909A KR 930016909 A KR930016909 A KR 930016909A KR 950007335 A KR950007335 A KR 950007335A
- Authority
- KR
- South Korea
- Prior art keywords
- clock
- slave
- data
- master
- interface
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
- Communication Control (AREA)
Abstract
본 발명은 하나의 인터페이스 라인으로 연결되는 마스터 스테이션과 슬레이브 스테이션의 통신 시스템에서 두 스테이션간의 직렬 데이터 인터페이스를 제공한다.
이를 위하여 데이터 인터페이스 시작시 마스터 스테이션은 인터페이스 라인을 통해 스타트 조건을 발생하고, 슬레이브 스테이션은 스타트 조건을 검출하여 슬레이브 클럭을 상기 인터페이스 라인으로 출력한다. 그러면 마스터 스테이션은 인터페이스 라인을 통해 수신되는 슬레이브 클럭을 마스터 클럭으로 계수하여 마스터 클럭을 슬레이브 클럭에 동기시킨다. 클럭 동기 후 마스터 스테이션은 인터페이스 라인으로 어드레스 데이터를 출력하고, 슬레이브 스테이션이 어드레스 데이터를 수신한다. 그리고 마스터 스테이션은 연이어 동기 클럭 데이터 및 송수신 플래그를 인터페이스 라인으로 송출하고, 슬레이브 스테이션은 동기 클럭 데이터를 수신하여 슬레이브 클럭으로 세트하며 송수신 플래그에 의해 통신 모드를 설정한다. 이후 두 스테이션들은 동기 클럭에 의해 설정된 통신 모드로 인터페이스 라인을 통해 상기 마스터 스테이션과 슬레이브 스테이션 간에 데이터를 인터페이스한다. 이때 데이터 인터페이스 과정에서 마지막 데이터 처리 후 인터페이스 라인을 리세트시켜 초기화 한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 마스터 스테이션과 슬레이브 스테이션의 개략적인 구성도,
제2도는 제1도의 마스터 스테이션과 슬레이브 스테이션의 블럭 구성도,
제3도는 본 발명에 따른 마스터 스테이션과 슬레이브 스테이션의 인터페이스 프레임 구성도,
제4도는 마스터 스테이션과 슬레이브 스테이션의 동기화 과정을 나타내는 동작 파형도.
Claims (6)
- 하나의 인터페이스 라인으로 연결되는 마스터 스테이션과 슬레이브 스테이션 간의 데이터 인터페이스 방법에 있어서, 마스터 스테이션이 인터페이스 시작시 상기 인터페이스 라인을 통해 스타트 조건을 발생하고, 슬레이브 스테이션이 상기 스타트 조건을 검출하여 슬레이브 클럭을 상기 인터페이스 라인으로 출력하는 과정과, 상기 마스터 스테이션이 상기 인터페이스 라인을 통해 수신되는 슬레이브 클럭을 마스터 클럭으로 계수하여 마스터 클럭을 슬레이브 클럭에 동기시키는 과정과, 상기 클럭 동기 후 상기 마스터 스테이션이 상기 인터페이스 라인으로 어드레스 데이터를 출력하고, 상기 슬레이브 스테이션이 상기 어드레스 데이터를 수신하는 과정과, 상기 어드레스 데이터 출력 후 동기 클럭 데이터 및 송수신 플래그를 상기 인터페이스 라인으로 송출하고, 슬레이브 스테이션이 상기 동기 클럭 데이터를 수신하여 슬레이브 클럭으로 세트하며 송수신 플래그에 의해 모드를 설정하는 과정과, 상기 동기 클럭에 의해 설정된 모드로 상기 인터페이스 라인을 통해 상기 마스터 스테이션과 슬레이브 스테이션 간에 데이터를 인터페이스하는 과정과, 상기 데이터 인터페이스 과정에서 마지막 데이터 처리 후 상기 인터페이스 라인을 리세트시켜 초기화하는 과정으로 이루어짐을 특징으로 하는 마스터 스테이션과 슬레이브 스테이션간의 데이터 인터페이스 방법.
- 제1항에 있어서, 마스터 스테이션이 슬레이브 스테이션과 클럭을 동기하는 과정이, 상기 인터페이스 라인으로부터 슬레이브 클럭을 수신하는 과정과, 상기 수신된 슬레이브 클럭의 반 주기를 상기 마스터 클럭으로 계수하는 과정과, 상기 계수 값을 프리스케일링하여 상기 슬레이브 클럭에 동기로 클럭을 발생하는 과정으로 이루어짐을 특징으로 하는 마스터 스테이션과 슬레이브 스테이션 간의 데이터 인터페이스 방법.
- 제2항에 있어서, 상기 마스터 클럭의 주파수가 상기 슬레이브 클럭 주파수의 N+2배(N=0,1,2,3,......)인 것을 특징으로 하는 마스터 스테이션과 슬레이브 스테이션 간의 데이터 인터페이스 방법.
- 하나의 인터페이스 라인으로 연결되는 마스터 스테이션과 슬레이브 스테이션 간의 데이터 인터페이스 장치에 있어서, 상기 마스터 스테이션이, 상기 인터페이스 라인에 연결되는 입력수단과, 상기 인터페이스 라인에 연결되는 출력수단과, 상기 출력수단과 연결되며 마스터 제어부에서 스타트 신호 발생시 상기 출력 수단을 제어하여 상기 인터페이스 라인으로 출력하는 스타트발생수단과, 상기 입력 수단과 연결되며, 상기 인터페이스 라인으로부터 수신되는 슬레이브 클럭에 마스터 스테이션의 클럭을 동기시키는 수단과, 상기 동기된 클럭에 의해 상기 입력수단으로 수신되는 직렬 데이터를 병렬 변환하여 마스터 제어부로 전송하고, 상기 마스터 제어부로부터 수신되는 병렬 데이터를 직렬 데이터로 변환하여 상기 출력수단으로 출력하는 수단과, 상기 출력수단과 연결되며 마스터 제어부에서 스톱 신호 발생시 상기 출력수단을 제어하여 상기 인터페이스 라인을 초기화하는 스톱발생수단으로 구성되며, 상기 슬레이브 스테이션이, 상기 인터페이스 라인에 연결되는 입력수단과, 상기 인터페이스 라인에 연결되는 출력수단과, 상기 입력수단과 출력수단 사이에 연결되며 상기 입력수단으로부터 수신되는 스타트신호를 검출하여 상기 출력수단으로 슬레이브 클럭을 전송하는 스타트 검출수단과, 슬레이브 클럭에 의해 상기 입력수단으로부터 수신되는 직렬 데이터를 병렬 변환하여 슬레이브 제어부로 전송하고, 상기 슬레이브 제어부로부터 수신되는 병렬 데이터를 직렬 데이터로 변화하여 상기 출력수단으로 출력하는 수단과, 상기 입력수단과 출력수단 사이에 연결되며, 상기 입력수단으로부터 수신되는 스톱신호를 검출하여 상기 인터페이스 라인을 초기화시키는 스톱검출수단으로 구성된 것을 특징으로 하는 마스터 스테이션과 슬레이브 스테이션 간의 데이터 인터페이스 장치.
- 제4항에 있어서, 상기 마스터 스테이션의 클럭동기수단이, 상기 입력수단으로부터 수신되는 슬레이브 클럭의 주기를 카운트하는 수단과, 상기 카운트 수단의 출력을 프리스케일링하는 수단과, 상기 프리스케일링 값으로부터 상기 슬레이브 클럭에 동기된 마스터의 클럭을 발생하는 수단으로 구성된 것을 특징으로 하는 마스터 스테이션과 슬레이브 스테이션 간의 데이터 인터페이스 장치.
- 제5항에 있어서, 상기 마스터 클럭의 주파수가 상기 슬레이브 클럭 주파수의 N+2배(N=0,1,2,3,......)인 것을 특징으로 하는 마스터 스테이션과 슬레이브 스테이션 간의 데이터 인터페이스 장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930016909A KR950009409B1 (ko) | 1993-08-28 | 1993-08-28 | 직렬 입출력 인터페이스 장치 및 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930016909A KR950009409B1 (ko) | 1993-08-28 | 1993-08-28 | 직렬 입출력 인터페이스 장치 및 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950007335A true KR950007335A (ko) | 1995-03-21 |
| KR950009409B1 KR950009409B1 (ko) | 1995-08-22 |
Family
ID=19362195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930016909A KR950009409B1 (ko) | 1993-08-28 | 1993-08-28 | 직렬 입출력 인터페이스 장치 및 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950009409B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100419255B1 (ko) * | 2001-12-22 | 2004-02-21 | 엘지전자 주식회사 | 마스터/슬레이브 시스템에서의 시스템 정보 수집 방법 |
-
1993
- 1993-08-28 KR KR1019930016909A patent/KR950009409B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100419255B1 (ko) * | 2001-12-22 | 2004-02-21 | 엘지전자 주식회사 | 마스터/슬레이브 시스템에서의 시스템 정보 수집 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR950009409B1 (ko) | 1995-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0721288A3 (en) | Transmission apparatus and receiving apparatus | |
| KR950007335A (ko) | 직렬 입출력 인터페이스 장치 및 방법 | |
| JP2003179584A (ja) | ネットワークシステムの同期方法 | |
| JP3085448B2 (ja) | 通信システム | |
| JP2002164873A (ja) | デジタル・オーディオ装置 | |
| KR0143684B1 (ko) | I2c 프로토콜 지원용 인터페이스 | |
| JP2002208929A (ja) | 通信中継装置 | |
| JPH0233238A (ja) | 調歩同期方式データの受信クロック再生回路 | |
| KR970056530A (ko) | 인터페이스 | |
| JPS596647A (ja) | シリアルデ−タ伝送同期方式 | |
| KR970014001A (ko) | I^2C 프로토콜 통신 장치(I^2C protocol communication apparatus) | |
| KR970056154A (ko) | 선버스의 버스트(burst) 데이타 전송방법 | |
| KR100392298B1 (ko) | 반전 클록을 이용한 동기식 통신시스템의 전송선로 길이연장장치 및 방법 | |
| JPS62200835A (ja) | 同期伝送方式 | |
| JPH0715419A (ja) | 機器の制御装置 | |
| KR910001574A (ko) | Rs-232c의 다중통로 제어장치 및 방법 | |
| JPS63146540A (ja) | 調歩同期式信号伝送装置 | |
| KR920020863A (ko) | T1 스터핑 8b6t 부호변환장치 | |
| KR950002292A (ko) | 종합정보통신망의 데이타 전송장치 및 방법 | |
| KR960035280A (ko) | 동기망에 있어서 프레임에 따른 타임슬롯의 윈도우제어장치 | |
| JPS6253071A (ja) | フアクシミリ装置 | |
| JPS59204350A (ja) | デ−タ伝送方式 | |
| JPS62107550A (ja) | 光フアイバ通信装置 | |
| JPH0456545A (ja) | 時刻同期制御方式 | |
| JPS57133741A (en) | Synchronizing line connector |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060728 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |