KR950002288A - 가변길이 디코더장치 - Google Patents
가변길이 디코더장치 Download PDFInfo
- Publication number
- KR950002288A KR950002288A KR1019930009879A KR930009879A KR950002288A KR 950002288 A KR950002288 A KR 950002288A KR 1019930009879 A KR1019930009879 A KR 1019930009879A KR 930009879 A KR930009879 A KR 930009879A KR 950002288 A KR950002288 A KR 950002288A
- Authority
- KR
- South Korea
- Prior art keywords
- load
- length decoder
- shift
- variable length
- registers
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
- H04N19/13—Adaptive entropy coding, e.g. adaptive variable length coding [AVLC] or context adaptive binary arithmetic coding [CABAC]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/3084—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction using adaptive string matching, e.g. the Lempel-Ziv method
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/90—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using coding techniques not provided for in groups H04N19/10-H04N19/85, e.g. fractals
- H04N19/91—Entropy coding, e.g. variable length coding [VLC] or arithmetic coding
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
본 발명은 가변길이 디코더장치에 관한 것으로, 종래의 디코더에서 디코더부는 그대로 두고, 입력 & 시프터부를 로드/시프트기능을 갖는 제1, 2레지스터 및 로드기능을 갖는 제3레지스터로 구성하였다.
또한, 가산부를 타이밍 & 제어부로 교체하여 제1, 2레지스터에서 로드기능과 시프트기능을 수행하도록 하고 제3레지스터에서 로드기능을 수행하는 동시에 타이밍 & 제어부에서 길이 디코더의 코드길이는 계속 더하면서 그 값이 16보다 큰가, 작은가에 따라 로드/시프트를 변경하여 신호를 제1, 2레지스터에 출력하도록 회로를 구성하였다.
이와 같이 구성되는 디코더회로는 종래의 회로에 비해 구성이 간단하여 집적회로(IC)가 가능하다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 종래의 가변길이 디코더 회로 블럭도, 제2도는 바렐 시프터의 동작을 나타낸 개략도, 제3도는 본 발명의 가변길이 디코더 회로 블럭도, 제4도는 시프트/로드의 생성을 설명하기 위한 파형도.
Claims (3)
- 입력데이타를 로드 및 시프트하고, 시스템 클럭신호에 따라 래취하는 입력 & 시프터부(14)와, 상기 일벽 & 시프터부(14)의 출력데이타를 디코딩하고 누적하는 코드디코더(15), 길이디코더(16)로 된 디코더부(17)와, 상기 길이디코더(16)의 출력 및 시스템 클럭신호를 받아 누적하여 제1, 2레지스터(11, 12)의 로드 및 시프트신호를 출력하는 제어부(19)를 포함하여 구성됨을 특징으로 하는 가변길이 디코더장치.
- 제1항에 있어서, 입력 & 시프터부(14)는 로드/시프트기능을 가진 제1, 2레지스터(11, 12), 로드기능을 가진 제3레지스터(13)로 이루어짐을 특징으로 하는 가변길이 디코더장치.
- 제1항에 있어서, 제어부(19)는 타이밍 & 제어부(18)로 이루어짐을 특징으로 하는 가변길이 디코더장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930009879A KR100304868B1 (ko) | 1993-06-02 | 1993-06-02 | 가변길이디코더장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930009879A KR100304868B1 (ko) | 1993-06-02 | 1993-06-02 | 가변길이디코더장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR950002288A true KR950002288A (ko) | 1995-01-04 |
KR100304868B1 KR100304868B1 (ko) | 2001-11-30 |
Family
ID=37529974
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019930009879A KR100304868B1 (ko) | 1993-06-02 | 1993-06-02 | 가변길이디코더장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100304868B1 (ko) |
-
1993
- 1993-06-02 KR KR1019930009879A patent/KR100304868B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100304868B1 (ko) | 2001-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR950016368A (ko) | 고속의 가변길이 복호화장치 | |
KR940006073A (ko) | 전자 볼륨 | |
KR970016939A (ko) | 무작위 수 발생기로부터 판독되는 수의 무작위성을 향상시키는 대기 제어 회로를 지니는 무작위 수 발생기 | |
KR950002288A (ko) | 가변길이 디코더장치 | |
DE69522663T2 (de) | Bypass-regelung für abtastprüfung mit selbsttätiger rückstellung | |
KR940017121A (ko) | 가변길이부호 복호장치 | |
KR920015738A (ko) | 가산회로 | |
KR970076821A (ko) | 래치회로 | |
KR960036748A (ko) | 가변길이 복호화 장치 | |
KR920001331A (ko) | 프로세서 | |
KR950023005A (ko) | 가변길이 복호기에서 렝스디코더 및 제로런 렝스디코더 | |
KR930010686A (ko) | I/o디바이스의 액세스 타이밍 셋팅장치 | |
KR930024292A (ko) | 시프트레지스터를 이용한 입력회로 | |
KR970002594A (ko) | 면적 절약형 디지틀 신호 감쇠기 | |
KR970004496A (ko) | 디지탈 이동통신 방식에서 의사랜덤 잡음 오프셋 자동 발생기와 그 제어 방법 | |
JPS56155448A (en) | Information processor | |
JPS6439169A (en) | Run length detecting circuit | |
KR940003195A (ko) | 가변길이 복호화기의 부호검출장치 및 방법 | |
KR970029010A (ko) | 양방향 시프트레지스터 | |
KR940023045A (ko) | 유휴 잡음이 감소된 디지탈-아날로그 변환기 및 유휴 잡음을 감소시키는 방법 | |
KR950010382A (ko) | 가변 길이코드 디코더에서의 롬 테이블 선택 회로 | |
KR960001979A (ko) | 배럴 쉬프터 회로 | |
KR920010607A (ko) | 보간장치 | |
KR930018844A (ko) | 쉬프트신호의 구간을 조정하는 쉬프트클럭발생회로 | |
KR920013091A (ko) | 가변비트 필드 부호 및 비부호 추출처리회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20060616 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |