KR950001633Y1 - 정현파 발생회로 - Google Patents

Abstract

내용 없음.

Description

정현파 발생회로

제1a도는 종래의 정현파 발생회로도.

제1b도는 제1a도의 등가회로도.

제2도는 본 고안에 따른 정현파 발생회로도.

* 도면의 주요부분에 대한 부호의 설명

R₁∼R₄: 저항 C₁, C₂: 콘덴서

0P₁:오피앰프 Z₁,Z₂: 임피던스

1 : 크리스탈 발진기 2 : 클락분주회로

3 : 카운터 4 : 메모리부

5 : 랫치회로 6 : D/A변환기

7 : 로우패스필터

본 고안은 정현파 발생회로에 관한것으로, 특히 PROM에 기억된 데이타를 이용하여 원하는 주파수의 정현파를 발생시키도록한 정현파 발생회로에 관한것이다.

종래의 정현파 발생회로에 있어서, 피이드백회로로 사용된 밸런시드 브리지의 오실레이터는 빈브리지(Wienbridge) 오실레이터이다.

상기와 같은 브리지회로의 구성을 제1a도를 참조하여 상세히 설명하면, 오피앰프(OP₁)의 출력(V₀)은 저항(R_l)을 거쳐 오피앰프(OP₁)의 -입력단자와 저항(R₂)에 공통연결(노드2)되고, 저항(R₂)의 다른 일측은 접지되며, 거듭 오피앰프(OP₁)의 출력(V₀)은 직렬연결된 콘덴서(C₁)와 저항(R₃)을 거쳐 병렬 연결된 저항(R₄)과 콘덴서(C₂)를 공통연결하여 오피앰프(OP₁)의 +입력단자에 연결(노드1)된다.

상술한 제1a도의 등가회로는 제1b도에 도시한 바와같이 상기 저항(R₃)와 콘덴서(C₁)을 임피던스 Z₁으로 하고, 상기 저항(R₄)와 콘덴서(C₂)를 임피던스 Z₂로 한다. 이 임피던스(Z₁)(Z₂)와 저항(R₁, R₂)으로 구성된 브리지의 입력은 오피앰프(OP₁)의 출력(V₀)이 되고, 노드 1,2사이의 브리지 출력은 오피앰프(OP₁)의 차동입력이 된다.

2개의 피이드백 통로가 존재하는 상기 구성회로의 동작상태를 보면, 상기 임피던스(Z₁)와 임피먼스(Z₂)를 통한 포지티브 피이드백신호는 오실레이션의 주파수를 결정한다.

또한, 상기 저항(R_l)과 저항(R₂)을 통한 네가티브 피이브백신호는 오실레이션의 진폭에 영향을 준다.

여기서, 오실레이션 주파수는로 주어지고, R1=2R₂의 관계가 성립되어야 한다. 오실레이션의 최대주파수는 오피앰프(OP₁)의 슬루레이트(Slew Rate)에 의해 제한되고, 주파수의 연속적인 변화는 두 콘덴서(C₁,C₂)의 변화에 의해 실행된다.

상기와 같은 종래의 회로에서는 완벽한 사인파형 발생을 위해서는 Z₁=Z₂의 관계가 성립되어야 하나, 고정저항(R_3,R₄)의 제품오파때문에 Z₁=Z₂의 성립은 기대할 수 없어 완벽한 사인파형을 발생시키는 것이 불가능하고, 주파수가 낮은 주파수(예 : 10Hz)일수록 발생되는 시간이 오래걸리는(즉,와 같이 낮은 주파수일수록 발생시간이 오래걸림)단점이 있었다.

본 고안은 이러한 단점을 해결하기 위해 안출된 것으로, 첨부도면을 참조하여 상세히 설명하면 다음과 같다.

먼저 제2도에서 그 구성을 보면 크리스탈 발진기(1)의 출력은 클락분주회로(2)로 인가되고, 이 클락분주회로(2)의 출력은 카운터(3)로 인가되며, 이 카운터(3)의 출력은 메모리부(4)에 인가된다. 상기 메모리부(4)의 출력은 랫치회로(5)를 거쳐 D/A변환기(6)로 인가되고, 이 D/A변환기(6)의 출력은 로우패스필터(7)로 인가되어 사인파형을 출력한다.

즉, 상기 크리스탈 발진기(1) 및 클락분주회로(2)는 원하는 사인파(SlNE WAVE)주파수에 해당하는 구형파펄스를 발생시켜주기 위한 것이며, 상기 카운터(3)는 원하는 사인파 주파수에 해당되는 펄스가 발생하도록 카운트하기 위한 것이다.

또한, 상기 메모리부(4)는 P-ROM으로 구성되어 상기 카운터(3)로 부터 발생되는 신호마다 사인파형에 해당하는 데이타를 발생시켜 주기 위한 것이고, 상기 랫치회로(5)는 엣지형 플립플롭으로 구성되어 상기 메모리부(4)에서 발생되는 데이타를 랫치시키기 위한 것이며, 상기 D/A변환기(6)는 상기 랫치회로(5)에서 발생된 디지탈신호를 아날로그신호로 변환시키기 위한 것이고, 상기 로우패스필터(7)는 불연속적인 사인파형을 연속적인 사인파로 변환시키기 위한 것이다.

상기 구성회로의 동작상태를 설명하면, 상기 크리스탈 발진기(1)에서 발생되는 구형파는 클럭분주회로(2)에서 사용자가 원하는 구형파로 발생되어 카운터(3)에 입력된다.

상기 카운터(3)는 마지막 카운트부분이 원하는 주파수의 주기에 일치하도륵 카운트한다. 따라서, 카운터(3)가 동작을 할때의 진폭값을 각각의 시각에 해당되는 사인파형의 데이타 값을 기억하고있는 메모리부(4)로 부터 출력시킨다. 이때의 디지탈값은 랫치회로(5)에서 일시 유지되어 D/A변환기(6)에 입력된다.

이 입력된 데이타는 D/A변환기(5)에서 아날로그신호로 변환되고, 이 D/A변환기(6)에서 발생되는 신호는 메모리부(4)의 데이타값이 제한이 되어있기때문에 완벽한 사인파가 아닌 불연속적인 사이파가 발생하게 된다.

이에 의해, 이 불연속적인 신호는 로우패스필터(7)를 통과시켜 잡음이 없는 연속적인 사인파를 발생시키도록 한다.

따라서 본 고안은 완벽한 사인파형의 발생이 가능하고, 낮은 주파수에서도 메모리부에 사인파에 해당하는 데이타값이 내장되어 있기때문에 빠른 사인파형을 발생할 수 있는 효과가 있다.

Claims (1)

1. 구형파를 발생하는 크리스탈 발진기(1)와, 상기 크리스탈 발진기(1)에서 발생된 구형파가 원하는 사인파 주파수에 해당하는 구형파로 발생되도록 분주시키는 분주회로(2)와, 상기 분주회로(2)로 부터 출력된 구형파를 카운트하는 카운터(3)와, 상기 카운터(3)에서 발생되는 카운트신호에 따라 사인파형에 해당하는 데이타를 발생시키는 메모리부(4)와, 상기 메모리부(4)에서 발생되는 데이타를 유지하는 랫치회로(5)와, 상기 랫치회로(5)에서 발생된 디지탈신호를 받아 아날로그신호로 변환시키는 D/A변환기(6)와, 상기 D/A변환기(6)의 불연속적인 사인파형을 연속적인 사인파형으로 변환시키는 로우패스필터(7)를 포함하여 구성된 것을 특징으로 하는 정현파 발생회로.