KR950000960B1 - 반도체 장치의 제조방법 - Google Patents

반도체 장치의 제조방법 Download PDF

Info

Publication number
KR950000960B1
KR950000960B1 KR1019910023577A KR910023577A KR950000960B1 KR 950000960 B1 KR950000960 B1 KR 950000960B1 KR 1019910023577 A KR1019910023577 A KR 1019910023577A KR 910023577 A KR910023577 A KR 910023577A KR 950000960 B1 KR950000960 B1 KR 950000960B1
Authority
KR
South Korea
Prior art keywords
ceramic substrate
laser diode
chip
semiconductor device
manufacturing
Prior art date
Application number
KR1019910023577A
Other languages
English (en)
Other versions
KR930015120A (ko
Inventor
이상호
Original Assignee
삼성전자 주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 김광호 filed Critical 삼성전자 주식회사
Priority to KR1019910023577A priority Critical patent/KR950000960B1/ko
Publication of KR930015120A publication Critical patent/KR930015120A/ko
Application granted granted Critical
Publication of KR950000960B1 publication Critical patent/KR950000960B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Lasers (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

내용 없음.

Description

반도체 장치의 제조방법
제 1 도의 (a),(b)는 종래의 반도체 장치를 일부 절결하여 나타낸 사시도 및 정면도.
제 2 도는 이 발명에 따른 반도체 장치의 평면도.
제 3 도는 이 발명에 따른 반도체 장치의 단면도.
제 4 도는 이 발명의 실시예에 관한 반도체 장치의 외관을 나타낸 사시도이다.
이 발명은 반도체 장치의 제조방법에 관한 것으로, 특히 방열용의 히트싱크(Heat Sink)를 별도로 설치하지 않고도 열전도성이 우수한 세라믹기판에 형성된 구멍부내에 고출력 레이저 다이오드를 부착시킨후 상부에 윈도우(window)가 형성된 캡(CAP)을 씌워 제작함으로써 세라믹 기판 자체의 우수한 히트상크 효과 및 패키지 역할을 동시에 수행할 수 있는 반도체 장치의 제조방법에 관한 것이다.
일반적으로, 레이저 다이오드를 정보 통신 분야가 급속히 발전하게 됨에 따라 초고속 컴퓨터, 초고주파 및 광통신에 대한 필요성이 더욱 증대되는 실정이다.
특히, 레이저 다이오드는 광의 조절이 매우 중요하므로 레이저 다이오드 패키지(Package) 내부에 수광소자(Photodiode)를 부착하여 수광소자에서 나온 전류를 자동 출력회로를 통해 다시 레이저 다이오드로 궤환시킴으로써 일정한 광출력이 나오도록 조정하고 있다.
이와 같은 레이저 다이오드는 광섬유 통신을 필두로 하여 광디스크, 광프린터, 광계측 등 광전자 산업 모든 분야의 핵심소자로 이용된다.
제 1 도의 (a), (b)는 종래의 반도체 장치를 일부 절결하여 나타낸 사시도 및 정면도이다.
제 1 도의 (a), (b)를 참조하면, 하부에 리드(12)가 형성된 베이스(10)상에 칩(14)이 부착되는 스켑(16) 및 이와 관련된 여러부품들이 설치되고, 이 스텝(16)의 일측에는 칩(14)과 대향되는 위치에 수광소자(Photodiode)(18)가 장착되는 받침대(20)가 설치되어 각 리드(12)들과 전기적으로 접속되며, 이들 부품들의 외측에는 칩(14)에서 발광되는 광이 외부로 방출되도록 상기 캡(24)의 상면에 윈도우(22)가 형성된 탭(24)이 씌워지게 된다.
이와 같은 반도체 장치는 스텝(18)에 부착된 칩(14)으로 전류를 흘려보내면 칩(14)에서 광이 발광하게 되는데, 이때 칩(14)에서 발생되는 광의 출력을 일정하게 유지시키는 것이 중요하다.
따라서, 상기 칩(14)에서 광이 발광되는 방향의 반대쪽으로도 발광되는 광을 수광함으로써 생긴 전류를 자동 출력회로를 통해다시 레이저 다이오드의 칩(14)으로 궤환시켜 항상 일정한 출력의 광의 칩(14)에서 발광되도록 하는 수광소자(18)를 칩(14)의 하부위치인 베이스(10)상에 설치하였던 것이다.
이상과 같이 종래 기술에 따른 반도체 장치의 제조방법에 의하면, 고출력 레이저 다이오드의 경우 레이저 다이오드의 어레이가 불가능하고 열 방출을 효율적으로 하기위해 열전도성이 우수한 히트 싱크를 별도로 부착하여야 한다.
이때문에 고출력화가 될수록 레이저 다이오드의 크기가 대형화되며 또한 제작공정이 복잡한 어려운 문제점을 갖게된다.
또한, 부착된 히트싱크의 원활한 방열효과를 기대하기 어려우므로 방열특성이 양호하지 않은 문제점을 갖게된다.
상기한 문제점을 해결하기 위하여 이 발명의 목적은 열전도성이 우수하며 방열특성이 좋은 세라믹 기판상에 형성된 구멍부내에 고출력 레이저 다이오드 어레이가 형성된 칩을 직접 부착시킴으로써 고온 및 고출력에서의 동작도 가능하며 방열특성이 뛰어나고, 또한 고속동작 특성에도 우수한 반도체 장치의 제조방법을 제공함에 있다.
상기와 같은 목적을 달성하기 위하여 이 발명은, 직사각형의 구멍부가 형성된 세라믹 기판의 구멍부내에 레이저 다이오드 어레이 및 수광소사 어레이가 형성된 화합물 반도체 칩을 부착시키는 공정과, 칩의 개별전극과 세라믹 기판상에 형성된 배선층과 전기적으로 연결시키는 와이어 본딩공정과, 상기 세라믹 기판상부에 윈도우가 형성된 캡을 씌우는 공정을 포함하여 이루어짐을 특징으로 한다.
이하, 첨부 도면을 참조하여 이 발명의 실시예를 상세히 설명한다.
제 2 도는 이 발명에 따라 제작된 반도체 장치의 평면도이다.
세라믹 기판(30)의 표면에는 인출용의 배선 패턴인 외부리드(32)가 형성되는 동시에 중앙부에는 직사각형의 구멍부(34)가 형성되어 있다. 그리고 그 구멍부(34)내에는 레이저 다이오드 어레이(38) 및 수광소자 어레이(38)가 형성된 화합물 반도체 칩(40)이 배치되고, 세라믹 기판(30)위에 직접 고착되어 있다. 또한, 인출용의 배선 패턴인 내부 리드(42)가 형성되어 있다. 또, 화합물 반도채 칩(40)의 전극(도시하지 않음)과 내부리드(42)의 와이어(44)로 접속되어 있다.
제 3 도는 제 2 도 반도체 장치의 중앙단면도이다.
상기 구조를 실현하는 제조방법을 상세히 설명한다.
중앙부에 20㎜×5㎜×2㎜ 정도의 크기를 갖는 직사각형의 구멍부(34)가 형성된 세라믹 기판(30)상의 구멍부(34)내에 레이저 다이오드 어레이 패턴(36)을 직접 세라믹 기판(30)에 부착시킨다. 그다음 레이저 다이오드 어레이 패턴(36)의 전극(도시하지 않음)을 와이어(되시하지 않음)로 접속시킨다. 그 다음 상기 세라믹 기판(30)의 상부에 레이저 다이오드 어레이 패턴(36)이 형성된 칩 및 여러 부품들을 보호하기 위한 캡(46)을 씌운다.
이때, 상기 캡(46)의 상면에는 레이저 다이오드 어레이 패턴(36)에서 발광되는 광(50)이 외부로 방출되도록 윈도우(48)를 형성한다.
이와 같이 형성된 반도체 장치는 레이저 다이오드 어레이(36)의 전극(도시하지 않음)과 수광소자 어레이(38)의 전극(도시하지 않음)에 전압을 인가하면 개별레이저 다이오드(36)에 전류가 흐르게 되어 광을 방출시킨다. 또한 이때, 주요 발광부에서 발생한 열은 세라믹 기판(30)으로 방출된다. 이때, 세라믹 기판(30)은 열전도성이 우수하므로 그 자체가 방열판인 히트싱크 역활을 수행할 수 있으므로 가져와 우수한 히트싱크 효과를 얻을 수 있다. 따라서, 광출력이 안정되며 레이저 다이오드 어레이의 패턴에 따라 고출력 동작을 할 수 있게 되므로 500mW 이상의 고출력을 얻을 수 있다.
또한, 세라믹 기판(30)의 상부에 캡(46)을 씌워 형성시킴으로써 고출력 레이저 다이오드의 효과적인 패키지 제작이 가능하다.
제 4 도는 이 발명의 실시예에 관한 반도체 장치의 외관을 나타낸 사시도이다.
리드(32)가 형성된 세라믹 기판(30) 상부에 반도체 장치의 여러 부품들을 보호하기 위한 캡(46)이 씌워진다. 상기 캡(46)의 상면의 중앙에는 반도체 장치에서 발광되는 광을 외부로 방출시킬 수 있는 윈도우(48)가 형성되어 있다.
이상과 같이 이 발명은 열전도율이 우수한 세라믹 기판에 형성된 구멍부내에 레이저 다이오드 어레이를 부착함으로써 500mW 이상의 고출력을 얻을 수 있으며, 세라믹 기판 자체의 우수한 히트싱크 효과를 얻을 수 있으며, 또한 세라믹 기판 상부에 캡을 씌워 효과적인 패키지 제작이 가능하다.
따라서, 이 발명은 반도체 장치의 제조방법에 관한 것으로서 구멍부가 형성되어 있으며 열전도성이 우수한 세라믹 기판의 구멍부내에 레이저 다이오드 어레이를 직접 부착시킴으로써 세라믹 기판 자체의 원활한 히트싱크 효과를 얻을 수 있는 이점이 있다.
또한, 세라믹 기판의 상부에 캡을 씌움으로써 고출력 레이저 다이오드의 효과적인 패키지 제작이 용이한 이점이 있다.

Claims (2)

  1. 반도체 장치의 제조방법에 있어서, 직사각형의 구멍부가 형성된 세라믹 기판의 구멍부내에 레이저 다이오드 어레이 및 수광소자 어레이가 형성된 화합물 반도체 칩을 부착시키는 공정과, 칩의 개별전극과 세라믹 기판상에 형성된 배선과 전기적을 연결시키는 와이어 본딩공정과, 상기 세라믹 기판상부에 윈도우가 형성된 캡을 씌우는 공정을 포함하여 이루어짐을 특징으로 하는 반도체 장치의 제조방법.
  2. 제 1 항에 있어서, 구멍부의 크기는 20㎜×5㎜×2㎜ 정도임을 특징으로 하는 반도체 장치의 제조방법.
KR1019910023577A 1991-12-20 1991-12-20 반도체 장치의 제조방법 KR950000960B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910023577A KR950000960B1 (ko) 1991-12-20 1991-12-20 반도체 장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910023577A KR950000960B1 (ko) 1991-12-20 1991-12-20 반도체 장치의 제조방법

Publications (2)

Publication Number Publication Date
KR930015120A KR930015120A (ko) 1993-07-23
KR950000960B1 true KR950000960B1 (ko) 1995-02-06

Family

ID=19325290

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910023577A KR950000960B1 (ko) 1991-12-20 1991-12-20 반도체 장치의 제조방법

Country Status (1)

Country Link
KR (1) KR950000960B1 (ko)

Also Published As

Publication number Publication date
KR930015120A (ko) 1993-07-23

Similar Documents

Publication Publication Date Title
US7218041B2 (en) Light emitting device provided with electrically conductive members having high thermal conductivity for thermal radiation
US6860621B2 (en) LED module and methods for producing and using the module
EP0512186A1 (en) Cooling structures and package modules for semiconductors
KR101488451B1 (ko) 멀티칩 led 패키지
US5668822A (en) Integrated semiconductor laser device
KR960001189B1 (ko) 광배선식 반도체 집적회로
US20050105572A1 (en) Laser diode device
KR100568275B1 (ko) Pcb타입 리드프레임을 갖는 반도체 레이저 다이오드장치
JPH11103120A (ja) 半導体レーザ装置
US5022035A (en) Semiconductor laser device
KR950000960B1 (ko) 반도체 장치의 제조방법
JPH11186668A (ja) 光半導体モジュール
JP2000252575A (ja) 半導体レーザ
JP2001208939A (ja) 光素子モジュール、モニタ付レーザチップの製造方法、積層チップの実装方法、光素子モジュールの製造方法
KR940006789B1 (ko) 레이저 다이오드
KR100455089B1 (ko) 고출력 반도체 발광 소자용 패키지 구조 및 이를 사용하는 반도체 발광 소자
JPS58199573A (ja) 半導体装置
JP2737151B2 (ja) 光半導体装置
JP2751576B2 (ja) 発光ダイオード・マイクロチップの実装方法
JP2592235B2 (ja) 半導体レーザー装置
KR940006788B1 (ko) 레이저 다이오드
JP2005064483A (ja) 発光モジュール
CN211829531U (zh) 激光封装结构
JPH0555709A (ja) 冷却形半導体レーザアレイモジユール
JPS63318193A (ja) 光半導体用サブマウント

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020107

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee