KR950000441Y1

KR950000441Y1 - 다중 모드 모니터의 클램프 회로

Info

Publication number: KR950000441Y1
Application number: KR2019910024884U
Authority: KR
Inventors: 안효열
Original assignee: 주식회사 금성사; 이헌조
Priority date: 1991-12-30
Filing date: 1991-12-30
Publication date: 1995-01-27
Also published as: KR930017034U

Abstract

내용 없음.

Description

다중 모드 모니터의 클램프 회로

제1도는 종래의 다중모드 모니터의 클램프 회로의 상세 회로블록도.

제2도는 다중모드 모니터의 화면으로 출력되는 출력 파형도.

제3도는 본 고안의 다중모드 모니터의 클램프 회로의 상세 회로 블록도.

* 도면의 주요부분에 대한 부호의 설명

1 : 파형 정형부 2 : 출력부

본 고안은 클램프 회로 기능을 갖는 다중 모드 모니터에 관한 것으로서, 특히 신호(signal) 케이블(cable)의 유, 무에 관계없이 즉 액티브 영역(Active Area)이 다른 신호에 의해 클램프 펄스로 플라이백 펄스를 사용했을때 어떠한 모드에 있어서도 화면이 클램프 되는 것을 방지하도록 한 다중 모드 모니터의 클램프 회로에 관한 것이다.

종래에는 제1도에서 보는 바와 같이, 입력되는 플라이백 펄스를 반전 및 정형하여 구형파를 발생시키는 트랜지스터(Q1)와, 트랜지스터(Q1)에서 발생되는 구형파를 영상 아이시(IC)에 적당한 진폭으로 발생하는 제너다이오드(ZD)로 구성된다.

이와같이 구성된 종래의 작용 효과는 다음과 같다.

일반적으로 클램프 레벨을 유지시켜 주기 위해 클램프 펄스로 플라이백 펄스(FBP)를 사용하는데, 상기 플라이백 펄스로 클램프 펄스를 발생시키기 위해 플라이백 펄스는 트랜지스터(Q1)에 의해 반전 및 정형되어 구형파가 발행되므로, 상기 구형파는 제너다이오드(ZD)에 의해 영상 아이시(IC)에 필요한 진폭으로 발생되어 영상 아이시(IC)에 입력되게 함으로써 일정한 클램프 레벨을 유지하도록 동작하게 한다.

따라서 다중 모드 모니터에서 클램프 펄스 신호를 발생시키기 위해 플라이백 펄스를 이용할 경우 신호의 액티브 영역에서 제2도에서 보는 바와같이 ①, ②, ③과 같은 모드를 재현 시키고자 할 경우에 액티브 영역에서 ②, ③의 경우를 ①의 경우와 같이 화면을 중앙으로 이동시키고 화면의 크기를 같게하면 ②, ③의 신호는 플라이백 펄스(FBP)의 근처에 있게 되므로 화면이 불안하게 되며, 수평 포지션을 조금만 움직여도 클램프 펄스가 입력되지 않아 화면이 클램프 되어지며, 클램프 펄스로 수평 동기신호를 사용하면 화면이 클램프 되는 문제는 해결되나 신호 케이블을 사용하지 않았을때 즉 무신호일 경우 클램프 신호가 입력되지 않아 백라스터가 사라지는 문제점이 발생하였다.

본 고안은 이와같은 문제점을 시정보완하기 위해 안출된 것으로 신호 케이블의 유, 무에 관계없이 즉 플라이백 펄스 뿐만아니라 수평동기 신호를 클램프 신호로 이용하여 화면이 클램프 되는 것을 방지하도록 한 것으로서 첨부한 도면에 의거해서 상세히 설명하면 다음과 같다.

본 고안은 제3도에서 보는 바와같이, 신호 케이블이 없을 경우 플라이백 펄스를 입력받아 입력된 플라이백 펄스를 반전 및 정형하여 영상 아이시(IC)로 하여금 클램프 레벨을 유지하도록 하기 위해 후단의 출력부(2)로 입력되게 하여 클램프 신호를 출력하도록 하는 파형 정형부(1)로 구성되며, 상기 파형 정형부(1)는 플라이백 펄스가 저항(R4)에 의해 에미터 접지된 트랜지스터(Q2)의 베이스에 연결 구성되며, 콘덴서(C3)는 상기 저항(R4)의 양단자에 병렬로 연결구조되며, 상기 트랜지스터(Q2)의 콜렉터는 저항(R5)에 의해 인가 전압(B2⁺)에 연결 구성되며, 상기 출력부(2)는 상기 트랜지스터(Q2)의 콜렉터가 배타적 오아게이트(IC1)로 연결 구성되며, 상기 배타적 오아게이트(IC1)의 다른 입력단은 저항(R3)의 한단자에 연결 구성되며, 상기 게이트(IC)의 출력은 저항(R6)에 의해 앤드 게이트(IC2)의 입력으로 연결 구성되며, 상기 앤드 게이트(IC2)의 타 입력단을 상기 트랜지스터(Q3)의 베이스에 연결 구성되며, 콘덴서(C5)는 저항(R7)의 양단자에 병렬로 연결 구성되며, 상기 트랜지스터(Q3)의 콜렉터는 저항(R8)에 의해 인가 전압(B3⁺)에 연결 구성되며, 상기 트랜지스터(Q3)의 콜렉터는 콘덴서(C7)의 -단자에, +단자는 영상 아이시(IC)에 연결 구성된다.

이와 같이 구성된 본 고안의 작용 효과는 다음과 같다.

첫번째 신호 케이블이 모니터에 연결되어 있는 경우, 즉 수평동기 신호가 신호원에서 나올 경우는 수평동기 신호는 트랜지스터(Q1)로 입력되어 정상 동작을 하게되고, A점은 하이 레벨의 신호가 출력되고 출력부(2)의 배타적 오아게이트(IC1)의 다른 쪽 입력은 플라이백 펄스가 반전되어 입력되며, 상기 배타적 오아게이트(IC1)의 출력은 저항(R5)과 콘덴서(C4)에 의해 적분되므로 B점에는 로우레벨의 신호가 출력되며, 이때 앤드게이트(IC2)의 출력은 즉, C점에는 로우 레벨의 신호가 출력되므로 트랜지스터(Q3)는 동작하지 않게되며, 콘덴서(C7)는 DC전압을 차단하기 때문에 플라이백 펄스는 클램프 역활을 하지 못하므로, 수평동기 신호가 클램프 신호로써 동작하게 되며, 둘째로, 신호 케이블이 연결되지 않을 경우에는 A점은 로우레벨의 신호가 출력되고, 다른쪽 입력은 플라이백 펄스가 반전 및 정형되어 나타나며, 또한 앤드게이트(IC2)의 입력으로 연결되므로, 상기 A점에서 출력되는 로우 레벨의 신호와 상기 플라이백 신호를 입력받아 배타적 논리게이트(IC1)로 출력된 신호를 저항(R6)과 콘덴서(C4)에 의해 적분하여 하이레벨의 신호를 출력하여 트랜지스터(Q3)의 입력되게 하므로, 상기 트랜지스터(Q3)에 의해 반전된 신호를 영상 아이시(IC)로 입력하여 동작하는데 함으로써 신호 케이블의 유, 무에 관계없이 클램프 신호가 입력되므로 항상 클램프 레벨을 유지시켜 주게 된다.

따라서, 다중모드 모니터에 있어서, 타입챠트가 다른 모드인 경우 액티브 영역이 다른 경우 화면의 크기나 위치에 따라서 화면이 클램프 되는 것을 방지할 수 있고, 클램프 펄스로 수평동기를 사용할 경우 신호 케이블이 없을 경우 화면이 어두워지는 경우를 개선할 수 있는 효과가 나타난다.

Claims

신호 케이블이 없을 경우 플라이백 펄스를 입력받아 입력된 플라이백 펄스를 반전 및 정형 하여 영상 아이시(IC)로 하여금 클램프 레벨을 유지하도록 하기 위해 후단의 출력부(2)로 입력하여 클램프 신호를 출력하도록하는 파형 정형부(1)로 구성되는 것을 특징으로 하는 다중모드 모니터의 클램프 회로.
제1항에 있어서, 파형 정형부(1)는 플라이백 펄스가 저항(R4)을 지나 에미터 접지된 트랜지스터(Q2)의 베이스에 연결 구성되며, 콘덴서(C3)는 상기 저항(R4)의 양단자에 병렬로 연결 구성되며, 트랜지스터(Q2)의 콜렉터는 저항(R5)에 의해 인가 전압(B2⁺)에 연결 구성되는 것을 특징으로 하는 다중모드 모니터의 클램프 회로.
제1항에 있어서, 출력부(2)는 상기 트랜지스터(Q2)의 콜렉터가 배타적 오아게이트(IC1)로 입력 구성되며, 상기 배타적 오아게이트(IC1)의 다른 입력단은 저항(R3)의 한단자에 연결구성되며, 상기 게이트(IC1)의 출력은 저항(R6)에 의해 앤드게이트(IC2)의 입력으로 연결구성되며, 상기 게이트(IC1)의 출력은 -단자가 접지된 콘덴서(C4)에 연결 구성되며, 상기 앤드게이트(IC2)의 타 입력단은 상기 트랜지스터(Q3)의 베이스에 연결 구성되며, 콘덴서(C5)는 저항(R7)의 양단자에 병렬로 연결 구성되며, 상기 트랜지스터(Q3)의 콜렉터는 저항(R8)에 의해 인가 전압(B3⁺)에 의해 인가 전압(B3)에 연결 구성되며, 상기 트랜지스터(Q3)의 콜렉터는 콘덴서(C7)의 -단자에, +단자는 영상 아이시(IC)에 연결 구성되는 것을 특징으로 하는 다중모드 모니터의 클램프 회로.