KR940023026A - 캐소드를 사용한 입력버퍼 - Google Patents

캐소드를 사용한 입력버퍼 Download PDF

Info

Publication number
KR940023026A
KR940023026A KR1019940004231A KR19940004231A KR940023026A KR 940023026 A KR940023026 A KR 940023026A KR 1019940004231 A KR1019940004231 A KR 1019940004231A KR 19940004231 A KR19940004231 A KR 19940004231A KR 940023026 A KR940023026 A KR 940023026A
Authority
KR
South Korea
Prior art keywords
transistor
inverter
pull
input
buffer
Prior art date
Application number
KR1019940004231A
Other languages
English (en)
Inventor
에이. 샤프-가이슬러 브래들리
Original Assignee
미키오 이시마루
어드밴스드 마이크로 디바이시즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미키오 이시마루, 어드밴스드 마이크로 디바이시즈, 인코포레이티드 filed Critical 미키오 이시마루
Publication of KR940023026A publication Critical patent/KR940023026A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H03K19/01721—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

프로그램가능 논리기기(PLD)에서 사용하는 입력버퍼, 입력버퍼는 대응하는 NMOS 풀다운 트랜지스터크기의 1/2인 PMOS 풀업 트랜지스터로 구성된 인버터를 포함하여 TTL 호환을 인에이블한다. 고용량성부하를 구동하기 위하여, 게이트지연을 도입한 다른 버퍼링을 사용하는 대신에, 캐소드 트랜지스터는 인버터의 출력에 연결된 부가적인 풀업 출력드라이버를 제어하는데 사용된다. 캐소드는 출력의 로우에서 하이에로의 전이동안 PMOS 풀업 트랜지스터를 보충하기 위하여 부가적이 풀업 출력드라이버를 턴온한다. 입력버퍼는 또한 VDD파워서플라이와 PMOS 풀업 트랜지스터사이에 연결된 스위칭 트랜지스터를 포함하여 인버터가 로우출력을 가질때 PMOS 풀업 트랜지스터에 파워를 중단한다. 로우출력동안 어떠한 파워도 사용하지 않으면, 출력버퍼는 배터리파워 기기에서의 회로에 사용되어질 입력버퍼를 인에이블하는 제로파워 TTL입력을 제공한다.

Description

캐소드를 사용한 입력버퍼
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 일실시예를 도시한 도면, 제4도는 출력드라이버 트랜지스터를 더욱 빨리 턴오프하기 위해 연결시킨 부가의 전류소오스 트랜지스터를 또한 사용한 제3도의 일실시예를 도시한 도면.

Claims (11)

  1. 인버터입력과 인버터출력을 가진 인버터, 상기 인버터출력에 파워를 공급하기 위하여 연결되며, 전류소오스에 연결된 게이트를 가진 풀업드라이버 트랜지스터 및, 상기 풀업드라이버 트랜지스터의 게이트와 상기 전류소오스로 부터 전류공급을 제어하기 위하여 상기 전류소오스에 연결된 캐소드 트랜지스터 등으로 이루어짐을 특징으로 하는 입력버퍼.
  2. 제1항에 있어서, 인버터는 풀업트랜지스터 및, 상기 풀업 트랜지스터보다 사실상 큰 전류를 공급하는 풀다운 트랜지스터로 이루어짐을 특징으로 하는 입력버퍼.
  3. 제1항에 있어서, 인버터는 TTL호환성인 임계전압을 가진 풀업 트랜지스터 및, 풀다운 트랜지스터로 이루어짐을 특징으로 하는 입력버퍼.
  4. 제1항에 있어서, 상기 캐소드 트랜지스터의 소오스를 상기 인버터입력에 접속하며, 상기 인버터출력에 접속된 게이트를 가진 스위칭 트랜지스터로 또한 이루어짐을 특징으로 하는 입력버퍼.
  5. 제1항에 있어서, 상기 인버터출력에 연결된 게이트를 가지며, 전류를 공급하기 위하여 상기 풀업드라이버 트랜지스터의 상기 게이트에 접속된 보충전류소오스로 또한 이루어짐을 특징으로 하는 입력버퍼.
  6. 제1항에 있어서, 인버터 파워서플라이 및, 상기 인버터 파워서플라이와 상기 인버터사이에 접속된 전류선로를 가지며, 상기 인버터에 접속된 게이트를 가진 제로파워 스위칭트랜지스터로 또한 이루어짐을 특징으로 하는 입력버퍼.
  7. 파워서플라이에서 파워를 수신하는 단계, 턴온상태의 버퍼와 턴오프상태의 버퍼를 가진 입력데이타신호를 수신하는 단계, 상기 버퍼가 입력데이타신호의 상태를 턴오프하는 동안 어떠한 파워도 사실상 사용하지 않는 단계 및, 출력신호를 공급하기 위하여 상기 버퍼가 상기 입력데이타신호의 상태를 턴온하는 동안 파워서플라이에서 파워를 사용하는 단계등으로 구성됨을 특징으로 하는 입력버퍼를 동작하는 방법.
  8. 제7항에 있어서, 상기 입력데이타신호는 TTL호환신호임을 특징으로 하는 입력버퍼를 동작하는 방법.
  9. 레지스트된 입력이나 혹은 레지스트되지 않은 압력을 수신하는 PAL 입력을 가진 프로그램가능 어레이논리기기용 입력버퍼로서, 입력버퍼는 풀업 트랜지스터와, 상기 풀업 트랜지스터보다 사실상 큰 풀다운 트랜지스터로 이루어지며, 상기 PAL 입력을 수신하기 위한 인버터입력과 버퍼출력을 공급하기 위한 인버터출력을 가진 인버터, 전류소오스 트랜지스터, 파워를 공급하기 위하여 상기 인버터출력에 연결되며, 상기 전류소오스 트랜지스터에 연결된 게이트를 가진 풀업드라이버 트랜지스터, 상기 풀업드라이버 트랜지스터의 게이트와 상기 전류소오스 트랜지스터에 접속된 드레인을 가진 캐소드 트랜지스터 및, 상기 캐소드 트랜지스터의 소오스를 상기 인버터입력에 접속하며, 상기 인버터출력에 접속된 게이트를 가진 스위칭 트랜지스터등으로 이루어짐을 특징으로 하는 입력버퍼.
  10. 제9항에 있어서, 상기 인버터출력에 접속된 게이트를 가지며, 전류를 공급하기 위하여 상기 풀업드라이버 트랜지스터의 상기 게이트에 접속된 보충전류소오스로 또한 이루어짐을 특징으로 하는 입력버퍼.
  11. 제9항에 있어서, 인버터 파워서플라이 및, 상기 인버터 파워서플라이와 상기 인버터의 상기 풀업 트랜지스터상이에 접속된 전류선호를 가지며, 상기 인버터출력에 접속된 게이트를 가진 제로파워 스위칭 트랜지스토로 또한 이루어짐을 특징으로 하는 입력버퍼.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940004231A 1993-03-19 1994-03-04 캐소드를 사용한 입력버퍼 KR940023026A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US8/034,510 1993-03-19
US08/034,510 US5406139A (en) 1993-03-19 1993-03-19 Input buffer utilizing a cascode to provide a zero power TTL to CMOS input with high speed switching

Publications (1)

Publication Number Publication Date
KR940023026A true KR940023026A (ko) 1994-10-22

Family

ID=21876864

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940004231A KR940023026A (ko) 1993-03-19 1994-03-04 캐소드를 사용한 입력버퍼

Country Status (4)

Country Link
US (1) US5406139A (ko)
EP (1) EP0616431A1 (ko)
JP (1) JPH07312546A (ko)
KR (1) KR940023026A (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE503568C2 (sv) * 1994-03-23 1996-07-08 Ericsson Telefon Ab L M Signalmottagande och signalbehandlande enhet
US5970255A (en) 1995-10-16 1999-10-19 Altera Corporation System for coupling programmable logic device to external circuitry which selects a logic standard and uses buffers to modify output and input signals accordingly
EP0819353B1 (en) * 1996-02-07 2001-10-31 Koninklijke Philips Electronics N.V. Beam current measurement in a video output stage
US5703500A (en) * 1996-05-15 1997-12-30 Micron Technology, Inc. Threshold voltage scalable buffer with reference level
US5926035A (en) * 1996-06-26 1999-07-20 Cypress Semiconductor Corp. Method and apparatus to generate mask programmable device
US5828233A (en) * 1996-09-12 1998-10-27 Quality Semiconductor, Inc. Mixed mode CMOS input buffer with bus hold
US5760634A (en) * 1996-09-12 1998-06-02 United Microelectronics Corporation High speed, low noise output buffer
US5914617A (en) * 1996-12-23 1999-06-22 Lsi Logic Corporation Output driver for sub-micron CMOS
KR100266628B1 (ko) 1997-09-06 2000-09-15 김영환 입력버퍼 회로
US6049242A (en) * 1997-10-14 2000-04-11 Cypress Semiconductor Corp. Voltage reference source for an overvoltage-tolerant bus interface
US5914844A (en) * 1997-10-14 1999-06-22 Cypress Semiconductor Corp. Overvoltage-tolerant input-output buffers having a switch configured to isolate a pull up transistor from a voltage supply
US6496033B2 (en) 1998-06-08 2002-12-17 Cypress Semiconductor Corp. Universal logic chip
US6246270B1 (en) * 1998-07-02 2001-06-12 Altera Corporation Innovated AC kicker for high speed low voltage swing differential output buffer with temperature compensation
US6087854A (en) * 1998-09-02 2000-07-11 Lattice Semiconductor Corporation High speed line driver with direct and complementary outputs
US6271679B1 (en) 1999-03-24 2001-08-07 Altera Corporation I/O cell configuration for multiple I/O standards
US6836151B1 (en) 1999-03-24 2004-12-28 Altera Corporation I/O cell configuration for multiple I/O standards
US6496054B1 (en) 2000-05-13 2002-12-17 Cypress Semiconductor Corp. Control signal generator for an overvoltage-tolerant interface circuit on a low voltage process
US8018268B1 (en) 2004-11-19 2011-09-13 Cypress Semiconductor Corporation Over-voltage tolerant input circuit
US7193443B1 (en) 2005-05-23 2007-03-20 Altera Corporation Differential output buffer with super size
JP5588370B2 (ja) * 2011-01-25 2014-09-10 セイコーインスツル株式会社 出力回路、温度スイッチｉｃ、及び、電池パック

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4593212A (en) * 1984-12-28 1986-06-03 Motorola, Inc. TTL to CMOS input buffer
US4672243A (en) * 1985-05-28 1987-06-09 American Telephone And Telegraph Company, At&T Bell Laboratories Zero standby current TTL to CMOS input buffer
JPS6298911A (ja) * 1985-10-25 1987-05-08 Seiko Epson Corp 入力バツフア回路
US4791323A (en) * 1986-10-23 1988-12-13 Silicon Systems, Inc. Level translation circuit
US4825106A (en) * 1987-04-08 1989-04-25 Ncr Corporation MOS no-leak circuit
US5151622A (en) * 1990-11-06 1992-09-29 Vitelic Corporation CMOS logic circuit with output coupled to multiple feedback paths and associated method
US5144167A (en) * 1991-05-10 1992-09-01 Altera Corporation Zero power, high impedance TTL-to-CMOS converter

Also Published As

Publication number Publication date
US5406139A (en) 1995-04-11
JPH07312546A (ja) 1995-11-28
EP0616431A1 (en) 1994-09-21

Similar Documents

Publication Publication Date Title
KR940023026A (ko) 캐소드를 사용한 입력버퍼
US4656373A (en) High-speed voltage level shift circuit
US5378943A (en) Low power interface circuit
US4695744A (en) Level shift circuit including source follower output
EP0329285B1 (en) Output buffer
US6130557A (en) Three level pre-buffer voltage level shifting circuit and method
KR970705237A (ko) 공급 및 인터페이스로 구성 가능한 입력/출력 버퍼(supply and interface configurable input/output buffer)
US5097148A (en) Integrated circuit buffer with improved drive capability
US6236237B1 (en) Output buffer predriver with edge compensation
EP0351820B1 (en) Output circuit
US6232818B1 (en) Voltage translator
KR20010006963A (ko) 고속 인터페이스를 수행할 수 있는 버퍼 회로
KR940017190A (ko) 입력버퍼
US10530365B1 (en) Low voltage level shifter suitable for use with subthreshold logic
JP3036482B2 (ja) 出力バッファ回路
US5430387A (en) Transition-controlled off-chip driver
US6486712B1 (en) Programmable switch
EP0720791B1 (en) Circuit for reducing transient simultaneous conduction
JPH06252740A (ja) デジタル論理回路
US5128565A (en) Sense amplifier with increased speed and reduced power consumption
US5945865A (en) Full-swing high voltage data latch
KR100369346B1 (ko) 저전력레벨쉬프터
KR100190378B1 (ko) 고속 스위칭 드라이버
KR970055507A (ko) 개선된 집적회로용 출력 버퍼
US5481208A (en) Piecewisely-controlled tri-state output buffer

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid