KR940022701A - 반도체 소자의 콘택 저항 감소방법 - Google Patents

반도체 소자의 콘택 저항 감소방법 Download PDF

Info

Publication number
KR940022701A
KR940022701A KR1019930004305A KR930004305A KR940022701A KR 940022701 A KR940022701 A KR 940022701A KR 1019930004305 A KR1019930004305 A KR 1019930004305A KR 930004305 A KR930004305 A KR 930004305A KR 940022701 A KR940022701 A KR 940022701A
Authority
KR
South Korea
Prior art keywords
contact resistance
minutes
semiconductor device
reducing contact
reducing
Prior art date
Application number
KR1019930004305A
Other languages
English (en)
Other versions
KR960006702B1 (ko
Inventor
박양수
Original Assignee
문정환
금성일렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 금성일렉트론 주식회사 filed Critical 문정환
Priority to KR1019930004305A priority Critical patent/KR960006702B1/ko
Publication of KR940022701A publication Critical patent/KR940022701A/ko
Application granted granted Critical
Publication of KR960006702B1 publication Critical patent/KR960006702B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 반도체 소자의 금속 전극 형성중 콘택 저항을 감소시키기 위한 것이다. 종래에는 금속 전극 형성 영역의 실리콘 기판에 콘택 저항 감소용 이온 주입하고 950℃에서 10분간 열처리하였다.
따라서 콘택 저항이 컸다.
본 발명은 콘택 저항 감소용 이온 주입하고 600℃ 정도에서 30∼60분간 LTA한 후 950℃에서 10분정도 고온 열처리 한 것이다.
따라서 콘택 저항이 감소되고 소자의 속도가 향상된다.

Description

반도체 소자의 콘택 저항 감소방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 반도체 소자 콘택 저항감소를 위한 공정도.
제4도는 본 발명에 따른 실리콘 격자점과 이온 구조도.
제5도는 종래와 본 발명의 캐리어 농도 비교도이다.

Claims (4)

  1. 금속 전극을 콘택할 실리콘 기판(1)에 콘택 저항 감소용 이온 주입하는 공정과, 튜브에서 저온으로 어닐링하는 공정과, 고온 튜브에서 순간적으로 고온으로 열처리하는 공정을 포함하여 이루어짐을 특징으로 하는 반도체 소자의 콘택 저항 감소방법.
  2. 제1항에 있어서, 저온에서 어닐링한 공정은 550∼650℃ 온도에서 30∼60분간 열처리함을 특징으로 하는 반도체 소자의 콘택 저항 감소방법.
  3. 제1항에 있어서, 고온에서 순간 열처리는 900∼1000℃에서 5∼15분 열처리함을 특징으로 하는 반도체 소자의 콘택 저항 감소방법.
  4. 제1항에 있어서, 콘택 저항 감소용 이온 주입은 BF2를 사용함을 특징으로 하는 반도체 소자의 콘택 저항 감소방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930004305A 1993-03-19 1993-03-19 반도체 소자의 콘택 저항 감소방법 KR960006702B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930004305A KR960006702B1 (ko) 1993-03-19 1993-03-19 반도체 소자의 콘택 저항 감소방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930004305A KR960006702B1 (ko) 1993-03-19 1993-03-19 반도체 소자의 콘택 저항 감소방법

Publications (2)

Publication Number Publication Date
KR940022701A true KR940022701A (ko) 1994-10-21
KR960006702B1 KR960006702B1 (ko) 1996-05-22

Family

ID=19352485

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930004305A KR960006702B1 (ko) 1993-03-19 1993-03-19 반도체 소자의 콘택 저항 감소방법

Country Status (1)

Country Link
KR (1) KR960006702B1 (ko)

Also Published As

Publication number Publication date
KR960006702B1 (ko) 1996-05-22

Similar Documents

Publication Publication Date Title
KR930014767A (ko) 반도체 장치 및 그 제조 방법
JPS571252A (en) Semiconductor device
KR940022701A (ko) 반도체 소자의 콘택 저항 감소방법
KR970054317A (ko) 반도체 소자의 웰 형성방법
KR940004726A (ko) 반도체 장치의 제조방법
JPH05190849A (ja) 半導体素子の製造方法
JPS57115823A (en) Manufacture of amorphous semiconductor film
KR960013152B1 (ko) 반도체소자의 게이트 산화막 형성방법
KR960026432A (ko) 게이트 산화막 형성 방법
KR950010126A (ko) 반도체 소자의 소오스/드레인 접합부 형성방법
KR960030323A (ko) 고농도 이온주입층의 저온활성화 방법
KR940001270A (ko) 반도체장치의 제조방법
JP3263956B2 (ja) 半導体装置の製造方法
KR950010127A (ko) 반도체 소자의 소오스/드레인 접합부 형성방법
KR970052100A (ko) 반도체 장치 제작에서의 도펀트 활성화 방법
JPS56160071A (en) Manufacture of insulated gate type field effect transistor
JPH0245332B2 (ko)
JPS5678120A (en) Manufacture of compound semiconductor device
KR950021113A (ko) 반도체 소자의 게이트 전극 형성 방법
KR920017171A (ko) 바이폴라 트랜지스터의 배리드층 형성방법
KR950021069A (ko) 반도체 장치의 제조방법
KR970054398A (ko) 모스트랜지스터 제조 방법
JPS57167676A (en) Semiconductor device and manufacture thereof
KR960005837A (ko) 반도체 소자의 산화막 형성방법
KR910001892A (ko) 포스퍼러스 도우프드 산화물 플로우 공정방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110429

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee