Claims (9)
외부 전원 전압을 입력하기 위한 제1단자, 기준 전압으로 유지될 제2단자, 및 상기 제1 및 제2단자들에 접속된 예정된 기능을 갖는 내부 회로를 포함하는 반도체 집적 회로 칩에 내장되어 있으며, 상기 외부 전원 전압을 강하시키고 이강하된 전압을 상기 내부 회로에 인가시키는 전압 강하 회로에 있어서, (A) (a) 동일한 용량을 갖는 제1 및 제2캐패시터들, (b) 상기 제1 및 제2캐패시터들의 전극들 중 한 전극과 제1단자와의 사이, 그리고 상기 제1 및 제2캐패시터들의 전극들 중 다른 전극과 제2단자와의 사이에 삽입되며 제어 신호에 응답하여 선택적으로 도전되는 2쌍의 제1스위치 소자들, (c)상기 제1캐패시터의 한 전극과 상기 제2캐패시터의 다른 전극과의 사이, 그리고 상기 제1캐패시터의 다른 전극과 상기 제2캐패시터의 한 전극과의 사이에 삽입되며 상기 제어 신호에 응답하여 선택적으로 도전되는 1쌍의 제2스위치 소자들, (d) 상기 제1캐패시터의 한 전극과 상기 제2캐패시터의 한 전극과의 사이에 직렬로 삽입되며 상기 제어 신호에 응답하여 선택적으로 도전되는 1쌍의 제3스위치 소자들, (e) 1쌍의 제3스위치 소자들 사이의 접속점에 접속되고 상기 내부 회로에 접속된 출력 단자 및 (f) 상기 제1 및 제2캐패시터들이 제1단자로부터 공급된 외부 전원 전압에 의해 교대로 충전되고 이 충전에 대한 상보적 방식으로 상기 출력 단자로부터 상기 내부 회로로 교대로 방전되도록 제1, 제2 및 제3스위치 소자들의 도전 상태들을 제어하기 위해 제어 신호를 발생하기 위한 제어 신호 발생 수단을 포함하는 분압기 회로 및 (B) 상기 내부 회로로 출력된 방전 전압과 예정된 비교 기준 전압과의 사이의 비교 결과에 따라 상기 제어 신호 발생 수단 내의 제어 신호 발생을 제어하기 위해 접속 제어 신호를 발생시키는 접속 제어 신호 발생 수단을 포함하는 것을 특징으로 하는 전압 강하 회로.Is embedded in a semiconductor integrated circuit chip comprising a first terminal for inputting an external power supply voltage, a second terminal to be maintained at a reference voltage, and an internal circuit having a predetermined function connected to the first and second terminals, A voltage drop circuit for dropping the external power supply voltage and applying the dropped voltage to the internal circuit, wherein (A) (a) first and second capacitors having the same capacitance, (b) the first and second Two pairs inserted between one of the electrodes of the capacitors and the first terminal and between the other of the electrodes of the first and second capacitors and the second terminal and selectively conducting in response to a control signal First switch elements of (c) are inserted between one electrode of the first capacitor and another electrode of the second capacitor and between the other electrode of the first capacitor and one electrode of the second capacitor And award A pair of second switch elements selectively conductive in response to a control signal, (d) being inserted in series between one electrode of the first capacitor and one electrode of the second capacitor and in response to the control signal (E) an output terminal connected to the connection point between the pair of third switch elements, (e) connected to the internal circuit, and (f) the first and second capacitors Controlling the conductive states of the first, second and third switch elements to be alternately charged by an external power supply voltage supplied from the first terminal and alternately discharged from the output terminal to the internal circuit in a manner complementary to this charging A voltage divider circuit comprising a control signal generating means for generating a control signal, and (B) according to a comparison result between a discharge voltage output to the internal circuit and a predetermined comparison reference voltage And a connection control signal generation means for generating a connection control signal for controlling the generation of the control signal in the control signal generation means.
제1항에 있어서, 상기 접속 제어 신호 발생 수단이 제1 및 제2 입력 단자들을 갖는 전압 비교기 수단; 상기 비교 기준 전압을 발생하도록 상기 외부 전원 전압을 분할하기 위해 상기 제1단자에 접속된 분압 수단 및 상기 전압 비교기 수단의 상기 제1입력 단자를 상기 출력 단자에 접속하고 상기 전압 비교기 수단의 상기 제2입력 단자를 상기 분압 수단에 접속하기 위한 배선 수단을 포함하는 것을 특징으로 하는 전압 강하 회로.2. The apparatus of claim 1, wherein said connection control signal generating means comprises: voltage comparator means having first and second input terminals; A voltage divider connected to the first terminal and the first input terminal of the voltage comparator means connected to the output terminal to divide the external power supply voltage to generate the comparison reference voltage and the second of the voltage comparator means And a wiring means for connecting an input terminal to the voltage dividing means.
제1항에 있어서, 상기 제어 신호들이 상기 제1 및 제2캐패시터들의 교대의 충전 및 방전 주기 동안에 전연부 및 후연부에서 중첩되지 않도록 구성되는 것을 특징으로 하는 전압 강하 회로.2. The voltage drop circuit according to claim 1, wherein the control signals are configured not to overlap at leading and trailing edges during alternating charging and discharging periods of the first and second capacitors.
제1항에 있어서, 상기 내부 회로가 판독 사이클의 전연부와 동기되는 프리챠지 제어 펄스에 응답하여 프리챠지 전압을 입력하기 위한 메모리 셀 어레이를 포함하는 대용량 동적 랜덤 억세스 메모리이로 상기 출력 단자는 상기 동적 랜덤 억세스 메모리의 감지 증폭기에 접속되고, 상기 제1단자와 상기 출력 단자 사이에 삽입되며 상기 프리챠지 제어 펄스에 응답하여 선택적으로 도전되는 제4스위치 소자를 더 포함하는 것을 특징으로 하는 전압 강하 회로.2. The large capacity dynamic random access memory of claim 1, wherein the internal circuitry comprises a memory cell array for inputting a precharge voltage in response to a precharge control pulse synchronized with the leading edge of a read cycle. And a fourth switch element connected to the sense amplifier of a random access memory and inserted between the first terminal and the output terminal and selectively conducting in response to the precharge control pulse.
제2항에 있어서, 상기 내부 회로가 비교적 중(重)전류(heavy-current)에 의해 동작가능한 증부하 동작 주기 및 비교적 경(經)전류(light-current)에 의해 동작가능한 경부하 동작 주기를 포함하고 상기 출력 단자상의 출력 전압을 변화시키기 쉬운 대용량 동적 랜덤 억세스 메모리의 회로이고, 상기 출력 전압을 비교 기준 전압보다 낮은 추가 비교 기준 전압과 비교하기 위한 추가 전압 비교기 수단 및 상기 제1단자와 상기 출력 단자 사이에 삽입되고 상기 추가 전압 비교기 수단의 출력에 응답하여 선택적으로 도전되는 스위치 소자를 더 포함하는 것을 특징으로 하는 전압 강하 회로.3. The method of claim 2, wherein the internal circuitry comprises an increase load operation cycle operable by a relatively heavy-current and a light load operation cycle operable by a relatively light-current. A circuit of a large-capacity dynamic random access memory, comprising: a large dynamic random access memory which is easy to change an output voltage on said output terminal, said additional voltage comparator means for comparing said output voltage with an additional comparison reference voltage lower than a comparison reference voltage and said first terminal and said output; And a switch element inserted between the terminals and selectively conductive in response to the output of said additional voltage comparator means.
제5항에 있어서, 상기 증부하 동작 주기 및 상기 경부하 동작 주기를 검출하기 위해서 상기 추가 전압 비교기 수단의 출력에 접속되고 상기 추가 전압 비교기 수단의 출력에 나타나는 펄스 출력의 반복 주파수를 검출하는 주파수 카운터 및 상기 주파수 카운터의 출력에 응답하여 선택적으로 동작 상태가 되고 상기 출력이 상기 스위치 소자에 공급되도록 상기 추가 전압 비교기 수단을 제어하기 위한 수단을 더 포함하는 것을 특징으로 하는 전압 강하 회로.6. A frequency counter according to claim 5, wherein the frequency counter is connected to an output of said additional voltage comparator means and detects a repetition frequency of a pulse output appearing at the output of said additional voltage comparator means for detecting said increase load operation period and said light load operation period. And means for controlling said additional voltage comparator means to be selectively operated in response to an output of said frequency counter and to provide said output to said switch element.
제2항에 있어서, 상기 제어 신호 발생 수단이 1쌍의 입력 단자들 중 한 단자에서 상기 전압 비교기 수단의 출력을 입력하기 위한 제1쌍안정 회로, 1쌍의 입력 단자들에서 상기 제1쌍안정 회로의 1쌍의 출력들을 입력시키고 접속 제어 신호로서 상기 출력들을 상기 분압 수단에 공급하는 제2쌍안정 회로 및 상기 접속 제어 신호에 지연을 제공하고 펄스폭 변환을 실행하여 펄스폭 변환 신호를 상기 제1쌍안정 회로의 상기 1쌍의 입력 단자들 중 다른 입력 단자에 공급하는 논리 회로를 포함하는 것을 특징으로 하는 전압 강하 회로.3. A first bistable circuit according to claim 2, wherein said control signal generating means is adapted to input an output of said voltage comparator means at one of a pair of input terminals, said first bistable at one pair of input terminals. A second bistable circuit for inputting a pair of outputs of the circuit and supplying the outputs to the voltage dividing means as a connection control signal and providing a delay to the connection control signal and performing pulse width conversion to generate a pulse width converted signal; And a logic circuit for supplying the other input terminal of the pair of input terminals of the pair bistable circuit.
제2항에 있어서, 상기 전압 비교기 수단의 출력에 접속되어, 예정된 지연을 상기 접속 제어 신호에 제공하기 위한 지연 접속 제어 신호를 출력하는 1개 이상의 지연 회로 및 상기 분압기 회로와 동일한 구성을 갖고 있으며, 상기 분압기 회로의 대응하는 상기 제1 및 출력 단자들에 접속된 제1 및 제2단자들을 포함하고, 상기 분압기 회로의 제어 신호 발생 수단에 대응하는 제어 신호 발생 수단에 의해 상기 지연 접속 제어 신호를 입력하는 1개 이상의 종속 분압기 회로를 더 포함하는 것을 특징으로 하는 전압 강하 회로.3. The apparatus according to claim 2, having one or more delay circuits connected to an output of said voltage comparator means for outputting a delayed connection control signal for providing a predetermined delay to said connection control signal, and said voltage divider circuit, Inputting the delayed connection control signal by means of a control signal generation means comprising first and second terminals connected to corresponding first and output terminals of the voltage divider circuit and corresponding to the control signal generation means of the voltage divider circuit; The voltage drop circuit further comprises at least one dependent voltage divider circuit.
제8항에 있어서, 3개의 지연 회로들과 3개의 종속 분압기 회로들이 제공되는 것을 특징으로 하는 전압 강하 회로.9. The voltage drop circuit as claimed in claim 8, wherein three delay circuits and three dependent voltage divider circuits are provided.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.