KR940017263A - 트렐리스 부호화 변조시스템 - Google Patents
트렐리스 부호화 변조시스템 Download PDFInfo
- Publication number
- KR940017263A KR940017263A KR1019920027528A KR920027528A KR940017263A KR 940017263 A KR940017263 A KR 940017263A KR 1019920027528 A KR1019920027528 A KR 1019920027528A KR 920027528 A KR920027528 A KR 920027528A KR 940017263 A KR940017263 A KR 940017263A
- Authority
- KR
- South Korea
- Prior art keywords
- bit
- bits
- input
- output
- delayed
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/23—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using convolutional codes, e.g. unit memory codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
- H03M13/256—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with trellis coding, e.g. with convolutional codes and TCM
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/3405—Modifications of the signal space to increase the efficiency of transmission, e.g. reduction of the bit error rate, bandwidth, or average power
- H04L27/3416—Modifications of the signal space to increase the efficiency of transmission, e.g. reduction of the bit error rate, bandwidth, or average power in which the information is carried by both the individual signal points and the subset to which the individual points belong, e.g. using coset coding, lattice coding, or related schemes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Error Detection And Correction (AREA)
- Dc Digital Transmission (AREA)
Abstract
본 발명은 길쌈 부호기와 트렐리스 부호화 번조 시스템을 공개한다. 그 부호기는 윗단의 현재 입력비트와 윗단의 두 번 지연된 입력 비트, 즉 두 시스템 클럭이전의 입력 비트, 그리고 아랫단의 나머지 현재 입력비트 및 아랫단의 한번 지연된 입력 비트 즉, 한 시스템 클럭 이전의 입력 비트를 모듈로-2합하여 3비트의 출력비트중 제1비트를 출력하기 위한 제1가산수단, 윗단의 한번 지연된 입력비트와 두번 지연된 입력비트 그리고 아랫단의 현재 입력비트의 모듈로-2합하여 두번째 출력비트를 출력하기 위한 제2가산수단, 윗단의 현재 입력비트와 아랫단의 한번 지연된 입력비트의 모듈로-2합하여 세번째 출력비트를 출력하기 위한 제3가산수단으로 구성되어 있다. 그 시스템은 데이타를 입력하여 부호화하는 부호화 수단, 나머지 부호화되지 않은 비트와 상기 부호화 수단을 통하여 부호화된 비트를 입력하여 소정의 비트로 변환하는 맵핑 수단, 상기 맵핑 수단으로부터 출력되는 비트신호를 변조하는 변조 수단, 상기 부호화 수단과 상기 맵핑 수단을 제어하기 위한 제어신호를 발생하는 제어수단으로 구성된다. 따라서, 회로가 간략화되어 집적화가 용이하고 속도가 개선된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 트렐리스 부호화 변조 시스템의 블럭도를 나타내는 것이다, 제4도는 제3도의 길쌈부호기의 일실시예의 블럭도를 나타내는 것이다, 제5도는 제4도에 따른 상태표를 나타내는 것이다, 제6도는 제3도의 길쌈부호기의 다른 실시예의 블럭도를 나타내는 것이다, 제7도는 제6도에 따른 상태표를 나타내는 것이다, 제8도는 제3도의 프리맵퍼의 일실시예의 블럭도를 나타내는 것이다.
Claims (8)
- 윗단의 현재 입력비트와 윗단의 두번 지연된 입력 비트, 즉 두 시스템 클럭이전의 입력 비트, 그리고 아랫단의 나머지 현재 입력비트 및 아랫단의 한번 지연된 입력 비트 즉, 한 시스템 클럭 이전의 입력 비트를 모듈로-2합하여 3비트의 출력비트중 제1비트를 출력하기 위한 제1가산수단; 윗단의 한번 지연된 입력비트와 두번 지연된 입력비트 그리고 아랫단의 현재 입력비트의 모듈로-2합하여 두번째 출력비트를 출력하기 위한 제2가산수단; 윗단의 현재 입력비트와 아랫단의 한번 지연된 입력비트의 모듈로-2합하여 세번째 출력비트를 출력하기 위한 제3가산수단을 구비한 것을 특징으로 하는 길쌈부호기.
- 상기 부호화 수단은 윗단의 현재 입력비트와 아랫단의 두번 지연된 입력 비트, 즉 두 시스템 클럭이전의 입력 비트, 그리고 아랫단의 나머지 현재 입력비트를 모듈로-2합하여 3비트의 출력비트중 제1비트를 출력하기 위한 제1가산수단; 윗단의 한번 지연된 입력비트와 아랫단의 현재 입력비트의 모듈로-2합하여 두번째 출력비트를 출력하기 위한 제2가산수단; 윗단의 현재 입력비트와 윗단의 한번 지연된 입력비트, 즉 한 시스템 클럭이전의 입력비트, 아랫단의 한번 지연된 입력 비트, 즉 한 시스템 클럭이전의 입력비트, 아랫단의 두번 지연된 입력비트, 즉 두 시스템 클럭이전의 입력비트를 모듈로-2합하여 세번째 출력비트를 출력하기 위한 제3가산수단을 구비한 것을 특징으로 하는 길쌈부호기.
- 데이타를 입력하여 부호화하는 부호화 수단; 나머지 부호화되지 않은 비트와 상기 부호화 수단을 통하여 부호화된 비트를 입력하여 소정의 비트로 변환하는 맵핑 수단; 상기 맵핑 수단으로부터 출력되는 비트 신호를 변조하는 변조 수단; 상기 부호화 수단과 상기 맵핑 수단을 제어하기 위한 제어신호를 발생하는 제어수단을 구비한 것을 특징으로 하는 트렐리스 부호화 변조 시스템.
- 제3항에 있어서, 상기 부호화 수단은 윗단의 현재 입력비트와 윗단의 두번 지연된 입력 비트, 즉 두 시스템 클럭이전의 입력 비트, 그리고 아랫단의 나머지 현재 입력비트 및 아랫단의 한번 지연된 입력 비트 즉, 한 시스템 클럭 이전의 입력 비트를 모듈로-2합하여 3비트의 출력비트중 제1비트를 출력하기 위한 제1가산수단; 윗단의 한번 지연된 입력비트와 두번 지연된 입력비트 그리고 아랫단의 현재 입력비트의 모듈로-2합하여 두번째 출력비트를 출력하기 위한 제2가산수단; 윗단의 현재 입력비트와 아랫단의 한번 지연된 입력비트의 모듈로-2합하여 세번째 출력비트를 출력하기 위한 제3가산수단을 구비한 것을 특징으로 하는 트렐리스 부호화 변조 시스템.
- 제3항에 있어서, 상기 부호화 수단은 윗단의 현재 입력비트와 아랫단의 두번 지연된 입력 비트, 즉 두 시스템 클럭이전의 입력 비트, 그리고 아랫단의 나머지 현재 입력비트를 모듈로-2합하여 3비트의 출력비트중 제1비트를 출력하기 위한 제1가산수단; 윗단의 한번 지연된 입력비트와 아랫단의 현재 입력비트의 모듈로-2합하여 두번째 출력비트를 출력하기 위한 제2가산수단; 윗단의 현재 입력비트와 윗단의 한번 지연된 입력비트, 즉 한 시스템 클럭이전의 입력비트, 아랫단의 한번 지연된 입력 비트, 즉 한 시스템 클럭이전의 입력비트, 아랫단의 두번 지연된 입력비트, 즉 두 시스템 클럭이전의 입력비트를 모듈로-2합하여 세번째 출력비트를 출력하기 위한 제3가산수단을 구비한 것을 특징으로 하는 트렐리스 부호화 변조 시스템.
- 제3항에 있어서, 상기 맵핑수단은 2비트의 부호화되지 않은 비트와 3비트의 부호화된 비트를 입력하여 8비트의 출력비트를 출력하기 위한 아래의 입출력표를 만족하기 위한 수단으로 구성된 것을 특징으로 하는 트렐리스 부호화 변조 시스템.
- 제3항에 있어서, 상기 맵핑수단은 2비트의 부호화되지 않은 비트와 3비트의 부호화된 비트를 입력하여 8비트의 출력비트를 출력하기 위한 아래의 입출력표를 만족하기 위한 수단으로 구성된 것을 특징으로 하는 트렐리스 부호화 변조 시스템.
- 제3항에 있어서, 상기 맵핑수단은 2비트의 부호화되지 않은 비트와 3비트의 부호화된 비트를 입력하여 6비트의 출력비트를 출력하기 위한 아래의 입출력표를 만족하기 위한 수단으로 구성된 것을 특징으로 하는 트렐리스 부호화 변조 시스템.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019920027528A KR100195177B1 (ko) | 1992-12-31 | 1992-12-31 | 트렐리스 부호화 변조시스템 |
US08/165,841 US5537430A (en) | 1992-12-31 | 1993-12-14 | Trellis-coded modulation system |
GB9326049A GB2274047B (en) | 1992-12-31 | 1993-12-21 | Trellis-coded modulation system and convolutional encoder |
FR9315688A FR2700226B1 (fr) | 1992-12-31 | 1993-12-27 | Systeme de modulation par codage en treillis. |
JP5355484A JPH0715356A (ja) | 1992-12-31 | 1993-12-27 | 畳み込み符号器およびトレリス符号化変調システム |
DE4344811A DE4344811B4 (de) | 1992-12-31 | 1993-12-28 | Faltungscodierer und gittercodierte Modulationsvorrichtung mit einem Faltungscodierer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019920027528A KR100195177B1 (ko) | 1992-12-31 | 1992-12-31 | 트렐리스 부호화 변조시스템 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR940017263A true KR940017263A (ko) | 1994-07-26 |
KR100195177B1 KR100195177B1 (ko) | 1999-06-15 |
Family
ID=19348727
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019920027528A KR100195177B1 (ko) | 1992-12-31 | 1992-12-31 | 트렐리스 부호화 변조시스템 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5537430A (ko) |
JP (1) | JPH0715356A (ko) |
KR (1) | KR100195177B1 (ko) |
DE (1) | DE4344811B4 (ko) |
FR (1) | FR2700226B1 (ko) |
GB (1) | GB2274047B (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100339855B1 (ko) * | 2000-04-25 | 2002-06-05 | 오성근 | 컨벌루션 부호와 성상 제어를 사용한 부호화 변조시스템및 그 부호화 변조방법 |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07245635A (ja) * | 1994-03-04 | 1995-09-19 | Sony Corp | 信号点マッピング方法および信号点検出方法 |
JP3399725B2 (ja) * | 1995-10-31 | 2003-04-21 | 富士通株式会社 | 非同期転送モード用マルチメディア無線通信システム |
US5953376A (en) * | 1996-09-26 | 1999-09-14 | Lucent Technologies Inc. | Probabilistic trellis coded modulation with PCM-derived constellations |
JPH11178050A (ja) | 1997-12-10 | 1999-07-02 | Sony Corp | 制御情報伝送方法及び送信装置並びに送受信装置 |
US6823488B1 (en) | 1998-08-27 | 2004-11-23 | Texas Instruments Incorporated | Packet binary convolutional codes |
EP0982892A3 (en) * | 1998-08-27 | 2002-04-24 | Alantro Communications Inc. | Packet-based binary convolutional codes |
US20020181546A1 (en) * | 2001-03-23 | 2002-12-05 | Odenwalder Joseph P. | Preamble channels |
WO2004004172A1 (en) * | 2002-07-01 | 2004-01-08 | Nokia Corporation | Method and apparatus to establish constellations for imperfect channel state information at a receiver |
US7889804B2 (en) * | 2003-05-30 | 2011-02-15 | Mohammad Jaber Borran | Partially coherent constellations for multiple-antenna systems |
US7394865B2 (en) | 2003-06-25 | 2008-07-01 | Nokia Corporation | Signal constellations for multi-carrier systems |
US7088784B2 (en) * | 2003-10-02 | 2006-08-08 | Nokia Corporation | Coded modulation for partially coherent systems |
US7173973B2 (en) * | 2003-10-31 | 2007-02-06 | Nokia Corporation | Multiple-antenna partially coherent constellations for multi-carrier systems |
JP4622276B2 (ja) * | 2004-03-18 | 2011-02-02 | 日本電気株式会社 | 符号化変調装置および方法 |
FR2886788B1 (fr) * | 2005-06-03 | 2007-08-10 | Comsis Soc Par Actions Simplif | Procede et systeme de codage convolutif pour la transmission de codes spatio-temporels en blocs selon la technique dite golden code |
KR100842083B1 (ko) * | 2005-10-21 | 2008-06-30 | 삼성전자주식회사 | 듀얼 전송 스트림을 인코딩하는 트렐리스 인코더 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4520490A (en) * | 1983-08-05 | 1985-05-28 | At&T Information Systems Inc. | Differentially nonlinear convolutional channel coding with expanded set of signalling alphabets |
US4601044A (en) * | 1983-11-04 | 1986-07-15 | Racal Data Communications Inc. | Carrier-phase adjustment using absolute phase detector |
US4581601A (en) * | 1984-06-25 | 1986-04-08 | At&T Bell Laboratories | Multi-dimensional coding for error reduction |
JPH0824270B2 (ja) * | 1985-12-25 | 1996-03-06 | 日本電信電話株式会社 | たたみ込み符号器および最尤復号器 |
US4788694A (en) * | 1987-02-20 | 1988-11-29 | American Telephone And Telegraph Company, At&T Bell Laboratories | Trellis coding with substrates |
US4939555A (en) * | 1987-05-13 | 1990-07-03 | At&T Bell Laboratories | Trellis coding arrangement |
US4807230A (en) * | 1987-05-29 | 1989-02-21 | Racal Data Communications Inc. | Frame synchronization |
US4873701A (en) * | 1987-09-16 | 1989-10-10 | Penril Corporation | Modem and method for 8 dimensional trellis code modulation |
US4807253A (en) * | 1987-11-13 | 1989-02-21 | American Telephone And Telegraph Company, At&T Bell Laboratories | Time-varying trellis-coded modulation formats which are robust in channels with phase variations |
US4993046A (en) * | 1988-06-24 | 1991-02-12 | Nippon Telegraph And Telephone Corporation | Coded modulation communication system |
US4980897A (en) * | 1988-08-12 | 1990-12-25 | Telebit Corporation | Multi-channel trellis encoder/decoder |
JPH0329434A (ja) * | 1989-06-26 | 1991-02-07 | Nec Corp | フレーム同期外れ検出方式 |
-
1992
- 1992-12-31 KR KR1019920027528A patent/KR100195177B1/ko not_active IP Right Cessation
-
1993
- 1993-12-14 US US08/165,841 patent/US5537430A/en not_active Expired - Lifetime
- 1993-12-21 GB GB9326049A patent/GB2274047B/en not_active Expired - Lifetime
- 1993-12-27 JP JP5355484A patent/JPH0715356A/ja active Pending
- 1993-12-27 FR FR9315688A patent/FR2700226B1/fr not_active Expired - Lifetime
- 1993-12-28 DE DE4344811A patent/DE4344811B4/de not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100339855B1 (ko) * | 2000-04-25 | 2002-06-05 | 오성근 | 컨벌루션 부호와 성상 제어를 사용한 부호화 변조시스템및 그 부호화 변조방법 |
Also Published As
Publication number | Publication date |
---|---|
GB2274047B (en) | 1996-09-25 |
US5537430A (en) | 1996-07-16 |
FR2700226A1 (fr) | 1994-07-08 |
KR100195177B1 (ko) | 1999-06-15 |
FR2700226B1 (fr) | 1997-01-03 |
GB2274047A (en) | 1994-07-06 |
GB9326049D0 (en) | 1994-02-23 |
DE4344811A1 (de) | 1994-07-07 |
JPH0715356A (ja) | 1995-01-17 |
DE4344811B4 (de) | 2004-08-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR940017263A (ko) | 트렐리스 부호화 변조시스템 | |
KR930018865A (ko) | 변환가능한 8b/10b송·수신기내의 8b/10b 코드 및 10b/12b 코드 모두를 송·수신하는 방법 및 장치 | |
WO2002091600A3 (en) | High-speed adjustable multilevel light modulation | |
EP2068451A3 (en) | Method for a general turbo code trellis termination | |
EP0314034A3 (en) | Logic operation circuit | |
MY123460A (en) | Technique for finding a starting state for a convolutional feedback encoder | |
DK1190371T3 (da) | Billedbinariseringsfremgangsmåde | |
JPS5938771B2 (ja) | Pcm文字からステツプ状アナログ信号を発生する復号器 | |
KR920019077A (ko) | 디지탈 변조 방식 및 디지탈 변조 장치 | |
KR940022242A (ko) | 변조 장치 및 복조 장치 | |
KR910008256Y1 (ko) | Cmi방식의 데이타 전송시 글리치 제거회로 | |
KR920003292A (ko) | 디지탈 신호 변조기 및 그 변조방법 | |
KR960020487A (ko) | 트렐리스 부호기의 길쌈부호화장치 | |
KR900702709A (ko) | 음성신호 복조회로 | |
KR870004583A (ko) | 디지탈 신호 처리용 프로세서를 사용한 adpcm 코덱 회로 | |
JPS6156523A (ja) | デイジタル伸張装置 | |
JPS5961340A (ja) | 積分値符号変換回路 | |
KR950007978B1 (ko) | 듀오바이너리 변환 회로 | |
JPS5730452A (en) | Variable-length code transmission system | |
JPS57119516A (en) | Digital to analog converter | |
KR860002908A (ko) | R L L(Run Length Limited) 부호를 얻기위한 부호변환방법 및 장치 | |
SU1510093A1 (ru) | Кодирующее устройство | |
KR940023049A (ko) | 8/11 복호기 | |
KR950002251A (ko) | 가변길이부호 복호화장치 | |
JPS62164349A (ja) | Cmi符号化方法及び装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120130 Year of fee payment: 14 |
|
EXPY | Expiration of term |