KR100842083B1 - 듀얼 전송 스트림을 인코딩하는 트렐리스 인코더 - Google Patents

듀얼 전송 스트림을 인코딩하는 트렐리스 인코더 Download PDF

Info

Publication number
KR100842083B1
KR100842083B1 KR1020060068062A KR20060068062A KR100842083B1 KR 100842083 B1 KR100842083 B1 KR 100842083B1 KR 1020060068062 A KR1020060068062 A KR 1020060068062A KR 20060068062 A KR20060068062 A KR 20060068062A KR 100842083 B1 KR100842083 B1 KR 100842083B1
Authority
KR
South Korea
Prior art keywords
memory
stored
value
mux
transport stream
Prior art date
Application number
KR1020060068062A
Other languages
English (en)
Other versions
KR20070043586A (ko
Inventor
유정필
박의준
권용식
장용덕
정해주
김준수
정진희
지금란
김종훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060068062A priority Critical patent/KR100842083B1/ko
Priority to US11/508,144 priority patent/US8356238B2/en
Priority to JP2008536513A priority patent/JP5221360B2/ja
Priority to CA2625405A priority patent/CA2625405C/en
Priority to PCT/KR2006/004303 priority patent/WO2007046671A1/en
Priority to CN2006800378856A priority patent/CN101288299B/zh
Publication of KR20070043586A publication Critical patent/KR20070043586A/ko
Application granted granted Critical
Publication of KR100842083B1 publication Critical patent/KR100842083B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/015—High-definition television systems
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2933—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using a block and a convolutional code
    • H03M13/2936—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using a block and a convolutional code comprising an outer Reed-Solomon code and an inner convolutional code
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/23—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using convolutional codes, e.g. unit memory codes
    • H03M13/235—Encoding of convolutional codes, e.g. methods or arrangements for parallel or block-wise encoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/253—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with concatenated codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6522—Intended application, e.g. transmission or communication standard
    • H03M13/6538—ATSC VBS systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H04L1/0043—Realisations of complexity reduction techniques, e.g. use of look-up tables
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0059—Convolutional codes
    • H04L1/006—Trellis-coded modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0064—Concatenated codes
    • H04L1/0065—Serial concatenated codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0064—Concatenated codes
    • H04L1/0066—Parallel concatenated codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0067—Rate matching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/007—Unequal error protection

Abstract

전송 스트림을 트렐리스 인코딩하는 트렐리스 인코더가 개시된다. 본 트렐리스 인코더는, 제1 내지 제3 메모리, 외부 제어 신호에 따라 전송 스트림 내의 소정의 제1 비트 및 제1 메모리에 저장된 저장값 중 하나를 선택적으로 출력하는 제1 먹스, 제1 먹스로부터 출력되는 출력값과 제1 메모리에 저장된 저장값을 가산하여 출력하며, 가산 결과값을 제1 메모리에 저장하는 제1 가산기, 외부 제어 신호에 따라 전송 스트림 내의 소정의 제2 비트 및 제2 메모리에 저장된 저장값 중 하나를 선택적으로 출력하는 제2 먹스 및 제2 먹스의 출력값과 제1 메모리에 저장된 저장값을 가산하여 제3 메모리에 저장하는 제2 가산기를 포함한다. 이에 따라, 트렐리스 인코딩을 수행하기에 앞서 효과적으로 초기화를 수행할 수 있다.
초기화, 트렐리스 인코더, 부가기준신호, 듀얼 전송 스트림

Description

듀얼 전송 스트림을 인코딩하는 트렐리스 인코더 { Trellis encoder for encoding a dual transmission stream }
도 1은 종래의 디지털 방송(ATSC VSB) 송수신 시스템의 구성을 나타내는 블럭도,
도 2는 종래의 ATSC VSB 데이터의 프레임 구조를 나타내는 예시도,
도 3은 본 발명의 일 실시 예에 따른 트렐리스 인코더의 구성을 나타내는 모식도, 그리고,
도 4는 도 3의 트렐리스 인코더에서 인코딩하는 듀얼 전송 스트림 구조의 일 예를 나타내는 모식도이다.
* 도면 주요 부분에 대한 부호의 설명 *
111 : 제1 먹스 112 : 제2 먹스
113 : 제1 가산기 114 : 제2 가산기
115 : 제1 메모리 116 : 제2 메모리
117 : 제3 메모리
본 발명은 디지털 방송용 전송 스트림을 트렐리스 인코딩하는 트렐리스 인코더에 대한 것으로, 더욱 상세하게는 미국향 지상파 DTV 시스템인 ATSC VSB 방식의 수신성능을 향상시키기 위해 부가기준신호가 삽입된 전송 스트림을 생성하여 송신하는 송신 시스템에 적용되어, 전송 스트림을 트렐리스 인코딩하는 트렐리스 인코딩 장치 밍 그 방법에 대한 것이다.
미국향 지상파 디지털 방송 시스템인 ATSC VSB 방식은 싱글 캐리어 방식이며 312세그먼트 단위로 필드 동기신호(field sync)가 사용되고 있다. 이로 인해 열악한 채널, 특히 도플러 페이딩 채널에서 수신성능이 좋지 않다.
도 1은 일반적인 미국향 지상파 디지털 방송 시스템으로서 ATSC DTV 규격에 따른 송수신기를 나타낸 블록도이다. 도 1의 디지털 방송 송신기는 Philips가 제안한 EVSB system으로서, 기준 ATSC VSB 시스템의 노멀 데이터(Normal data)에 로버스트 데이터(Robust data)를 추가한 듀얼 스트림(Dual stream)을 형성하여 전송할 수 있도록 구성한 방식이다.
도 1에 도시된 바와 같이, 디지털 방송 송신기는 듀얼 스트림을 랜덤화시키는 랜덤화부(11), 전송 과정에서 채널 특성에 의해 발생하는 오류를 정정하기 위해 전송 스트림에 패리티 바이트를 추가하는 컨캣네이티드 부호화기(Concatenated coder) 형태인 리드솔로몬 인코더(Reed-Solomon encoder: 12), RS 인코딩된 데이터를 소정 패턴에 따라 인터리빙을 수행하는 인터리버(13) 및 인터리빙된 데이터에 대해 2/3 비율로 트렐리스 인코딩을 수행하여 8 레벨 심볼로 맵핑을 수행하는 트렐리스 인코더(2/3 rate trellis encoder: 14)를 포함하여, 듀얼 스트림에 대해 에러 정정 부호화를 수행한다.
또한, 디지털 방송 송신기는 에러 정정 부호화가 수행된 데이터에 대해 도 2의 데이터 포맷과 같이 필드 싱크(field Sync)와 세그먼트 싱크(Segment Sync)를 삽입하는 다중화부(15) 및 세그먼트 동기신호와 필드 동기신호가 삽입된 데이터 심볼에 소정의 DC 값을 부가하여 파일럿 톤을 삽입하고 펄스 성형하여 VSB 변조를 수행하고 RF 채널 대역의 신호로 변환(up-converting)하여 전송하는 변조부(16)를 포함한다.
따라서, 디지털 방송 송신기는 노멀 데이터와 로버스트 데이터를 하나의 채널로 송신하는 듀얼 스트림 방식에 따라 노멀 데이터와 로버스트 데이터가 멀티플렉싱되어(미도시) 랜덤화부(11)로 입력된다. 입력된 데이터는 랜덤화부(11)를 통해 데이터 랜덤화하고, 랜덤화된 데이터는 외부호화기(Outer coder)인 리드솔로몬 인코더(12)를 통해 외부호화 하고, 인터리버(13)를 통해 부호화된 데이터를 분산시킨다. 또한, 인터리빙된 데이터를 12심볼 단위로 트렐리스 인코딩부(14)를 통해 내부호화하여 내부호화 된 데이터에 대해 8 레벨 심볼로 맵핑을 한 후, 필드 동기신호와 세그먼트 동기신호를 삽입하고, 그 후 파일럿 톤을 삽입하여 VSB 변조를 하고 RF 신호로 변환하여 전송하게 된다.
한편, 도 1의 디지털 방송 수신기는 채널을 통해 수신된 RF 신호를 기저 신호로 변환하는 튜너(미도시), 변환된 기저신호에 대해 동기검출 및 복조를 수행하는 복조부(21), 복조된 신호에 대해 멀티패스에 의해 발생된 채널 왜곡을 보상하는 등화부(22), 등화된 신호에 대해 에러를 정정하고 심볼 데이터로 복호하는 비터비 디코더(23), 디지털 방송 송신기의 인터리버(13)에 의해 분산된 데이터를 재 정렬하는 디인터리버(24), 에러를 정정하는 RS 디코더(25), RS 디코더(25)를 통해 정정된 데이터를 역 랜덤화(derandomize)하여 MPEG-2 전송 스트림을 출력하는 역랜덤화부(26)를 포함한다.
따라서, 도 1의 디지털 방송 수신기는 디지털 방송 송신기의 역 과정으로 RF 신호를 기저 대역으로 변환(Down-converting)하고, 변환된 신호를 복조 및 등화한 후 채널 디코딩을 수행하여 원 신호를 복원한다.
도 2는 미국향 디지털 방송(8-VSB) 시스템의 세그먼트 동기신호 및 필드 동기신호가 삽입된 VSB 데이터 프레임을 나타낸다. 도시된 바와 같이, 1개의 프레임은 2개의 필드로 구성되며 1개의 필드는 첫번째 세그먼트인 1개의 필드 동기신호 세그먼트(field sync segment)와 312 개의 데이터 세그먼트로 구성된다. 또한, VSB 데이터 프레임에서 1개의 세그먼트는 MPEG-2 패킷 하나에 대응되며, 1개의 세그먼트는 4 심볼의 세그먼트 동기신호(segment sync)와 828 개의 데이터 심볼로 구성된다.
도 2에서 동기신호인 세그먼트 동기신호와 필드 동기신호는 디지털 방송 수신기 측에서 동기 및 등화를 위해 사용된다. 즉, 필드 동기신호 및 세그먼트 동기신호는 디지털 방송 송신기 및 수신기 사이에 이미 알려진 데이터로서 수신기 측에서 등화를 수행할 때 기준 신호(Reference Signal)로서 사용된다.
도 1의 미국향 지상파 디지털 방송 시스템은 기존 ATSC VSB 시스템의 노멀 데이터에 로버스트 데이터를 추가하여 듀얼 스트림을 형성하여 전송할 수 있도록 구성된 방식으로 기존의 노멀 데이터에 로버스트 데이터를 함께 전송한다.
그러나, 도 1의 미국향 지상파 디지털 방송 시스템은 로버스트 데이터의 추가에 따른 듀얼 스트림 전송에도 불구하고 기존의 노멀 데이터 스트림 전송에 따른 멀티 패스 채널에서의 열악한 수신 성능을 개선하는 효과는 거의 없다는 문제점이 있다. 즉, 노멀 스트림의 개선에 따른 수신 성능 개선 효과가 거의 없다는 문제점이 있다. 또한, 터보 스트림에 대해서도 멀티 패스 환경에서 수신 성능 개선 효과가 크지 않다는 문제점이 있었다.
한편, 터보 스트림의 수신 성능을 개선시키기 위하여 듀얼 전송 스트림 내에 부가기준신호를 삽입하는 기술이 개발되고 있다. 이에 따라, 부가 기준 신호가 삽입된 듀얼 전송 스트림을 적절하게 인코딩하기 위한 기술에 대한 필요성이 대두되고 있다.
본 발명은 상술한 문제점을 해결하기 위한 것으로, 본 발명의 목적은 부가기준신호가 삽입된 전송 스트림을 생성하여 송신하는 송신 시스템에 적용되어, 적절한 타이밍에 초기화를 수행한 후 전송 스트림을 트렐리스 인코딩함으로써, 듀얼 전송 스트림을 적절하게 인코딩할 수 있는 트렐리스 인코더를 제공함에 있다.
이상과 같은 목적을 달성하기 위한 본 발명의 일 실시 예에 따르면, 전송 스트림을 트렐리스 인코딩하는 트렐리스 인코더는, 제1 메모리 내지 제3 메모리, 외부 제어 신호에 따라 상기 전송 스트림 내의 소정의 제1 비트 및 상기 제1 메모리에 저장된 저장값 중 하나를 선택적으로 출력하는 제1 먹스, 상기 제1 먹스로부터 출력되는 출력값과 상기 제1 메모리에 저장된 저장값을 가산하여 출력하며, 상기 가산 결과값을 상기 제1 메모리에 저장하는 제1 가산기, 상기 외부 제어 신호에 따라 상기 전송 스트림 내의 소정의 제2 비트 및 상기 제2 메모리에 저장된 저장값 중 하나를 선택적으로 출력하는 제2 먹스, 및 상기 제2 먹스의 출력값과 상기 제1 메모리에 저장된 저장값을 가산하여 상기 제3 메모리에 저장하는 제2 가산기를 포함한다.
이 경우, 상기 제2 메모리는, 상기 제2 가산기의 가산 결과값이 상기 제3 메모리에 저장되면, 상기 제3 메모리에 기 저장되어 있던 값이 쉬프트되어 저장된다.
바람직하게는, 상기 제1 먹스는 상기 외부 제어 신호가 초기화 신호이면, 상기 제1 메모리에 저장된 저장값을 선택하여 출력하며, 상기 제1 가산기는 상기 제1 먹스의 출력값 및 상기 제1 메모리에 저장된 저장값을 배타적 논리합하여 그 결과값을 제1 메모리에 저장할 수 있다. 이에 따라, 상기 제1 메모리를 초기화시킬 수 있다.
또한 바람직하게는, 상기 제1 메모리가 초기화되면, 상기 제1 메모리에 기 저장되어 있던 값이 제1 초기값으로서 출력될 수 있다.
한편, 상기 제2 먹스는 상기 외부 제어 신호가 초기화 신호이면 상기 제2 메모리에 저장된 저장값을 선택하여 출력할 수 있다. 이 경우, 상기 제2 가산기는 상기 제2 먹스의 출력값 및 상기 제2 메모리에 저장된 저장값을 배타적 논리합하여 그 결과값을 제3 메모리에 저장함으로써 상기 제3 메모리를 초기화시킬 수 있다.
상기 제3 메모리가 초기화되면, 상기 제2메모리에 기 저장되어 있던 값이 제 2 초기값으로서 출력될 수 있다.
이하에서, 첨부된 도면을 참조하여 본 발명에 대하여 자세하게 설명한다.
도 3은 본 발명의 일 실시 예에 따른 트렐리스 인코더의 구성을 나타내는 모식도이다. 도 3에 따르면, 본 트렐리스 인코더는 두 개의 먹스(111, 112), 제1 내지 제3 메모리 S0, S1, S2(115, 116, 117), 두 개의 가산기(113, 114)를 포함한다.
본 트렐리스 인코더는 부가기준신호가 삽입된 듀얼 전송 스트림을 수신하여 트렐리스 인코딩한다. 이 경우, 부가기준신호가 삽입된 영역을 트렐리스 인코딩하기 직전에 초기화를 수행한다. 즉, 적응 필드 내부에 초기화를 위해 마련된 스터핑 영역에 해당하는 스트림이 트렐리스 인코더로 입력되면, 초기화를 수행한다.
초기화는 외부제어신호에 따라 결정된다. 구체적으로는, 제1 및 제2 먹스(111, 112)에는 제어 신호 0 또는 1이 입력될 수 있으며, 이 중 제어 신호 1이 초기화 신호로 사용되고, 제어 신호 0이 일반 동작 신호로 사용될 수 있다.
제1 먹스(111)는 외부제어신호에 따라 제1 메모리 S0(115)에 저장된 값과, 전송 스트림 상의 비트 D0 중 하나를 선택하여 제1 가산기(113)로 출력한다. 구체적으로는, 제어 신호 1이 입력되었을 때는 S0(115)에 저장된 값을 출력하고, 제어 신호 0이 입력되었을 때는 D0를 출력한다. D0란 전송 스트림 내에서 초기화를 위해 마련된 스터핑 영역에 기록된 비트를 의미한다.
마찬가지로, 제2 먹스(112)는 제어신호에 따라 제2 메모리 S1(116)에 저장된 값과, 입력되는 비트 D1 중 하나를 선택하여 제2 가산기(114)로 출력한다. 구체적으로는, 제어 신호 1이 입력되었을 때는 제2 메모리 S1(116)에 저장된 값을 출력하 고, 제어 신호 0이 입력되었을 때는 D1을 출력한다. D1 역시 전송 스트림 내에서 초기화를 위해 마련된 스터핑 영역에 기록된 비트를 의미한다.
제1 가산기(113)는 제1 먹스(111)의 출력값과, 제1 메모리 S0(115) 저장값을 가산한다. 가산된 결과값은 Z2로서 출력되면서, 동시에 제1 메모리 S0(115)에 저장된다.
제어 신호 1이 입력되었을 경우, 제1 먹스(111)는 제1 메모리 S0(115) 저장값을 선택하여 출력하므로, 제1 가산기(113)의 두 입력 값은 동일하게 된다. 제1 가산기는 배타적 논리합을 수행하므로, 그 결과값은 0이 된다. 따라서, 제1 메모리 S0(115)에는 0이 저장되어 초기화된다.
이 경우, 기존에 제1 메모리 S0(115)에 저장되어 있던 값은 제1 초기값 X1으로서 출력된다. 출력된 제1 초기값 X1은 초기화에 따른 패리티 정정 작업에 사용될 수 있다.
한편, 제2 먹스(112)는 제어 신호 1이 입력되었을 경우, 제2 메모리 S1(116)에 저장된 값을 선택하여 출력한다. 제2 먹스(112)의 출력값은 바로 Z1으로서 출력되면서, 동시에 제2 가산기(114)에도 제공된다. 또한, 제2 먹스(112)의 출력값은 제2 초기값 X0로서 외부로 출력된다. 제2 메모리 S1(116)에 저장된 값은 제2 가산기(114)에도 직접 제공된다. 제2 가산기(114) 역시 배타적 논리합 연산을 수행하므로, 그 결과값은 0이 된다. 제2 가산기(114)의 연산 결과값은 그대로 제3 메모리 S2(117)에 저장되므로, 제3 메모리 S2(117)가 0으로 초기화된다. 이와 동시에, 기존에 제3 메모리 S2(117)에 저장되어 있던 값은 제2 메모리 S1(116)으로 쉬프트된 다. 또한, 기존에 제3 메모리 S2(117)에 저장되어 있던 값은 Z0로서 출력된다.
이러한 상태에서 다시 제어 신호 1이 입력되면 제2 메모리 S1(116)에는 제3 메모리 S2(117)에 저장된 값, 즉, 0이 쉬프트된다. 이에 따라, 제2 메모리 S1(116)도 초기화된다. 이와 동시에, 제2 먹스(112)는 현재의 제2 메모리 S1(116)에 저장된 값(즉, 초기화 이전에 제3 메모리 S2(117)에 저장되어 있던 값)이 제2 초기값 X0값으로서 출력된다.
초기화 구간이 아닌 경우, 제어신호 0이 제1 및 제2 먹스(111, 112)로 출력된다. 이에 따라, D0, D1이 각각 선택되어 트렐리스 인코딩이 진행된다.
제어신호 0 또는 1은 별도로 구비된 제어신호생성부(미도시)로부터 수신할 수 있다.
이상 설명한 바와 같이, 초기화가 진행되면, 트렐리스 인코더 각각은 기 저장되어 있던 내부 메모리 값에 대응되는 값을 초기값으로 출력한다.
한편, 제2 먹스(112) 측에는 두 개의 메모리(116, 117)가 배치되므로, 이들을 초기화하기 위해서는 제어신호 2 심볼이 요구된다. 그리고, 전체 3개의 메모리(115, 116, 117)를 이용해 만들 수 있는 초기값 상태는 8가지(000, 111, 001, 010, 100, 110, 101, 011)가 존재한다. 이에 따라, 각 초기값 상태에 대응되는 X0, X1 값을 이용하여 패리티를 변경할 수 있다.
본 트렐리스 인코더의 초기화 과정은 다음 표를 통해 구체적으로 설명할 수 있다.
Reset at t=0 (S0 S1 S2) at t =0 (X0 X1) at t =0 (S0 S1 S2) at t =1 (X0 X1) at t =1 (S0 S1 S2) Next State at t =2 Output (Z2 Z1 Z0)
1 0,0,0 0,0 0,0,0 0,0 0,0,0 000
1 0,0,1 0,1 0,0,0 0,0 0,0,0 000
1 0,1,0 0,0 1,0,0 1,0 0,0,0 000
1 0,1,1 0,1 1,0,0 1,0 0,0,0 000
1 1,0,0 1,0 0,0,0 0,0 0,0,0 000
1 1,0,1 1,1 0,0,0 0,0 0,0,0 000
1 1,1,0 1,0 1,0,0 1,0 0,0,0 000
1 1,1,1 1,1 1,0,0 1,0 0,0,0 000
표 1에서 t=0에서 제어신호(즉, 리셋신호)가 1이 되면 초기화가 개시되어, t=2 이후 시점에서는 S0, S1, S2가 모두 0이 됨을 알 수 있다. 이와 같이, 2 심볼 클럭 구간동안 초기화가 완료됨을 알 수 있다.
도 4는 본 트렐리스 인코더에서 인코딩하는 듀얼 전송 스트림 구성의 일 예를 나타내는 모식도이다. 도 4에 따른 듀얼 전송 스트림은, 듀얼 전송 스트림 1 필드(Field)의 312 세그먼트(Segment)의 패킷 안에 터보 스트림 78 패킷을 삽입한 형태이다. 듀얼 전송 스트림은, 터보 스트림 1 패킷(188byte)과 노멀 스트림 3 패킷(188byte) 형태인 1:3 비율로 4 패킷씩 반복되어 구성된다. 한편, 듀얼 전송 스트림의 312 세그먼트 안에 터보 스트림 70 패킷을 삽입한 경우, 듀얼 전송 스트림은, 터보 스트림 1 패킷과 노멀 스트림 3 패킷 형태인 1:3 비율로 4 패킷씩 70번 반복되고 남은 32 패킷은 노멀 스트림 패킷으로 구성된다. 각 패킷에는 S바이트 크기의 부가기준신호(SRS)가 삽입됨으로써, 터보 스트림의 크기는 182-S 바이트가 된다.
이상 설명한 바와 같이, 본 발명에 따른 트렐리스 인코더는, 부가기준신호가 삽입된 전송 스트림을 생성하여 송신하는 송신 시스템에 적용되어, 전송 스트림을 트렐리스 인코딩할 수 있다. 이 경우, 부가기준신호의 인코딩 전에 초기화를 수행함으로써, 부가기준신호가 삽입된 전송 스트림을 정상적으로 처리하여 송신할 수 있게 된다.
또한, 이상에서는 본 발명의 바람직한 실시 예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어 져 서는 안될 것이다.

Claims (6)

  1. 전송 스트림을 트렐리스 인코딩하는 트렐리스 인코더에 있어서,
    제1 메모리 내지 제3 메모리;
    외부 제어 신호에 따라 상기 전송 스트림 내의 제1 비트 및 상기 제1 메모리에 저장된 저장값 중 하나를 선택적으로 출력하는 제1 먹스;
    상기 제1 먹스로부터 출력되는 출력값과 상기 제1 메모리에 저장된 저장값을 가산하여 출력하며, 상기 가산 결과값을 상기 제1 메모리에 저장하는 제1 가산기;
    상기 외부 제어 신호에 따라 상기 전송 스트림 내의 제2 비트 및 상기 제2 메모리에 저장된 저장값 중 하나를 선택적으로 출력하는 제2 먹스; 및
    상기 제2 먹스의 출력값과 상기 제2 메모리에 저장된 저장값을 가산하여 상기 제3 메모리에 저장하는 제2 가산기;를 포함하는 것을 특징으로 하는 트렐리스 인코더.
  2. 제1항에 있어서,
    상기 제2 메모리는,
    상기 제2 가산기의 가산 결과값이 상기 제3 메모리에 저장되면, 상기 제3 메모리에 기 저장되어 있던 값이 쉬프트되어 저장되는 것을 특징으로 하는 트렐리스 인코더.
  3. 제2항에 있어서,
    상기 제1 먹스는 상기 외부 제어 신호가 초기화 신호이면, 상기 제1 메모리에 저장된 저장값을 선택하여 출력하며, 상기 제1 가산기는 상기 제1 먹스의 출력값 및 상기 제1 메모리에 저장된 저장값을 배타적 논리합하여 그 결과값을 제1 메모리에 저장함으로써, 상기 제1 메모리를 초기화시키는 것을 특징으로 하는 트렐리스 인코더.
  4. 제3항에 있어서,
    상기 제1 메모리가 초기화되면, 상기 제1 메모리에 기 저장되어 있던 값이 제1 초기값으로서 출력되는 것을 특징으로 하는 트렐리스 인코더.
  5. 제2항에 있어서,
    상기 제2 먹스는 상기 외부 제어 신호가 초기화 신호이면 상기 제2 메모리에 저장된 저장값을 선택하여 출력하며,
    상기 제2 가산기는 상기 제2 먹스의 출력값 및 상기 제2 메모리에 저장된 저장값을 배타적 논리합하여 그 결과값을 제3 메모리에 저장함으로써 상기 제3 메모리를 초기화시키는 것을 특징으로 하는 트렐리스 인코더.
  6. 제5항에 있어서,
    상기 제3 메모리가 초기화되면, 상기 제2메모리에 기 저장되어 있던 값이 제 2 초기값으로서 출력되는 것을 특징으로 하는 트렐리스 인코더.
KR1020060068062A 2005-10-21 2006-07-20 듀얼 전송 스트림을 인코딩하는 트렐리스 인코더 KR100842083B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020060068062A KR100842083B1 (ko) 2005-10-21 2006-07-20 듀얼 전송 스트림을 인코딩하는 트렐리스 인코더
US11/508,144 US8356238B2 (en) 2005-10-21 2006-08-23 Trellis encoder for encoding dual transmission stream
JP2008536513A JP5221360B2 (ja) 2005-10-21 2006-10-20 デュアル伝送ストリームをエンコーディングするトレリスエンコーダ
CA2625405A CA2625405C (en) 2005-10-21 2006-10-20 Trellis encoder for encoding dual transmission stream
PCT/KR2006/004303 WO2007046671A1 (en) 2005-10-21 2006-10-20 Trellis encoder for encoding dual transmission stream
CN2006800378856A CN101288299B (zh) 2005-10-21 2006-10-20 对双重传输流进行网格编码的网格编码器及方法

Applications Claiming Priority (11)

Application Number Priority Date Filing Date Title
US72877705P 2005-10-21 2005-10-21
US60/728,777 2005-10-21
US73429505P 2005-11-08 2005-11-08
US60/734,295 2005-11-08
US73805005P 2005-11-21 2005-11-21
US60/738,050 2005-11-21
US73944805P 2005-11-25 2005-11-25
US60/739,448 2005-11-25
US78870706P 2006-04-04 2006-04-04
US60/788,707 2006-04-04
KR1020060068062A KR100842083B1 (ko) 2005-10-21 2006-07-20 듀얼 전송 스트림을 인코딩하는 트렐리스 인코더

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020080036860A Division KR101158097B1 (ko) 2005-10-21 2008-04-21 듀얼 전송 스트림을 인코딩하는 트렐리스 인코더

Publications (2)

Publication Number Publication Date
KR20070043586A KR20070043586A (ko) 2007-04-25
KR100842083B1 true KR100842083B1 (ko) 2008-06-30

Family

ID=37962724

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060068062A KR100842083B1 (ko) 2005-10-21 2006-07-20 듀얼 전송 스트림을 인코딩하는 트렐리스 인코더

Country Status (6)

Country Link
US (1) US8356238B2 (ko)
JP (1) JP5221360B2 (ko)
KR (1) KR100842083B1 (ko)
CN (1) CN101288299B (ko)
CA (1) CA2625405C (ko)
WO (1) WO2007046671A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8265020B2 (en) * 2008-11-12 2012-09-11 Microsoft Corporation Cognitive error control coding for channels with memory
KR101286019B1 (ko) 2012-01-20 2013-07-19 주식회사 이노와이어리스 터보 인코더 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990076439A (ko) * 1998-03-31 1999-10-15 전주범 디지털 전송 시스템의 랜덤화 장치
US20030099303A1 (en) * 2001-06-04 2003-05-29 Koninklijke Philips Electronics N.V. Digital television (DTV) transmission system using enhanced coding schemes
US20030103575A1 (en) * 2001-12-03 2003-06-05 Koninklijke Philips Electronics N.V. Apparatus and method for generating robust ATSC 8-VSB bit streams
US20040028076A1 (en) * 2001-06-30 2004-02-12 Strolle Christopher H Robust data extension for 8vsb signaling

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100195177B1 (ko) 1992-12-31 1999-06-15 윤종용 트렐리스 부호화 변조시스템
JPH10322228A (ja) 1997-05-16 1998-12-04 Hitachi Ltd 符号化方法および装置、復号化方法および装置、符号化／復号化装置、情報担持方法および媒体、ならびに、情報担持装置
US7055088B2 (en) * 2000-02-11 2006-05-30 Paradyne Corporation Interleaved generalized convolutional encoder
WO2004043073A1 (en) 2002-11-04 2004-05-21 Koninklijke Philips Electronics N.V. Configuration for implementing enhanced vsb on the studio side
US7430704B2 (en) * 2003-12-19 2008-09-30 Stmicroelectronics S.R.L. Trellis-based detection process and system
KR100683879B1 (ko) 2004-05-06 2007-02-15 삼성전자주식회사 수신 성능이 향상된 디지털 방송 송수신 시스템 및 그의신호처리방법
KR100708471B1 (ko) 2005-05-11 2007-04-18 삼성전자주식회사 수신 성능이 향상된 디지털 방송 송수신기 및 그의신호처리방법
KR100794790B1 (ko) * 2005-10-21 2008-01-21 삼성전자주식회사 듀얼 전송 스트림을 인코딩하는 트렐리스 인코딩 장치 및그 방법
US7983354B2 (en) * 2005-11-25 2011-07-19 Samsung Electronics Co., Ltd. Digital broadcast transmitter/receiver having an improved receiving performance and signal processing method thereof
KR101216079B1 (ko) * 2005-11-30 2012-12-26 엘지전자 주식회사 디지털 방송 시스템 및 처리 방법
US7639751B2 (en) * 2006-04-04 2009-12-29 Samsung Electronics Co., Ltd. Advanced-VSB system (A-VSB)
US7689896B2 (en) * 2006-06-21 2010-03-30 Broadcom Corporation Minimal hardware implementation of non-parity and parity trellis

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990076439A (ko) * 1998-03-31 1999-10-15 전주범 디지털 전송 시스템의 랜덤화 장치
US20030099303A1 (en) * 2001-06-04 2003-05-29 Koninklijke Philips Electronics N.V. Digital television (DTV) transmission system using enhanced coding schemes
US20040028076A1 (en) * 2001-06-30 2004-02-12 Strolle Christopher H Robust data extension for 8vsb signaling
US20030103575A1 (en) * 2001-12-03 2003-06-05 Koninklijke Philips Electronics N.V. Apparatus and method for generating robust ATSC 8-VSB bit streams

Also Published As

Publication number Publication date
CN101288299A (zh) 2008-10-15
US20070092033A1 (en) 2007-04-26
CN101288299B (zh) 2010-11-10
CA2625405C (en) 2014-02-25
WO2007046671A1 (en) 2007-04-26
US8356238B2 (en) 2013-01-15
JP2009526415A (ja) 2009-07-16
JP5221360B2 (ja) 2013-06-26
KR20070043586A (ko) 2007-04-25
CA2625405A1 (en) 2007-04-26

Similar Documents

Publication Publication Date Title
KR100794790B1 (ko) 듀얼 전송 스트림을 인코딩하는 트렐리스 인코딩 장치 및그 방법
KR100759002B1 (ko) 디지털 방송 신호를 처리하여 송신하는 디지털 방송 송신시스템 및 그 방법
KR100811184B1 (ko) 아우터 인코더 및 그 방법
KR100794791B1 (ko) 터보 스트림 처리 장치 및 그 방법
US8457161B2 (en) Digital broadcasting system and method
KR100842079B1 (ko) 디지털 방송 시스템 및 그 방법
JP2010507926A (ja) デュアル伝送ストリーム生成装置及びその方法
KR100740202B1 (ko) 듀얼 전송 스트림 생성 장치 및 그 방법
KR20100003277A (ko) 수신 성능이 향상된 디지털 방송 수신기 및 그의 신호처리방법
KR100842083B1 (ko) 듀얼 전송 스트림을 인코딩하는 트렐리스 인코더
KR101158097B1 (ko) 듀얼 전송 스트림을 인코딩하는 트렐리스 인코더
KR100864722B1 (ko) 트렐리스 인코더 및 이를 구비한 트렐리스 인코딩 장치
KR100740201B1 (ko) 듀얼 전송 스트림 생성 장치 및 그 방법
KR100740226B1 (ko) 듀얼 전송 스트림 생성 장치 및 그 방법
KR20100004907A (ko) 디지털 방송 송신 시스템 및 그 스트림 처리 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130530

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140529

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150528

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160530

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170529

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180530

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 12