KR940017242A - 디지탈/아날로그 변환기 - Google Patents

디지탈/아날로그 변환기 Download PDF

Info

Publication number
KR940017242A
KR940017242A KR1019920027317A KR920027317A KR940017242A KR 940017242 A KR940017242 A KR 940017242A KR 1019920027317 A KR1019920027317 A KR 1019920027317A KR 920027317 A KR920027317 A KR 920027317A KR 940017242 A KR940017242 A KR 940017242A
Authority
KR
South Korea
Prior art keywords
counter
gate
output
control block
signal
Prior art date
Application number
KR1019920027317A
Other languages
English (en)
Other versions
KR950002301B1 (ko
Inventor
유희상
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019920027317A priority Critical patent/KR950002301B1/ko
Publication of KR940017242A publication Critical patent/KR940017242A/ko
Application granted granted Critical
Publication of KR950002301B1 publication Critical patent/KR950002301B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/82—Digital/analogue converters with intermediate conversion to time interval

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 발명은 디지탈/아날로그 변환기에 관한 것이다.
입력데이타를 샘플링 주기마다 기억하는 기억수단(31)과, 상기 기억수단(31)과 제2카운터(33)의 오버플로우에 입력단자가 연결되고 제1카운터(32)와 제2카운터(33)에 출력단자가 연결된 앤드게이트(36)와, 상기 앤드게이트(36)의 출력 신호가 인버터(35)를 통하여 반전된 신호가 입력되고 제2카운터(33)에 오버플로우되고 제어블럭(34)에 출력되는 제1카운터(32)와, 상기 제1카운터(32)의 오버플로우와 앤드게이트(36)의 출력신호가 입력되고 앤드게이트(36)의 입력단자에 오버플로우되고 제어블럭에 출력되는 제2카운터(33)와, 상기 제1,2카운터(32,33)의 출력을 받아 PWM 신호를 발생하는 제어블럭(34)으로 구성된 것을 특징으로 한다.

Description

디지탈/아날로그 변환기
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 디지탈/아날로그 변환기의 블럭구성도, 제4도는 본 발명에 따른 PWM(Pulse Width Modulation) 신호.

Claims (1)

  1. 디지탈/아날로그 변환기에 있어서, 입력데이타를 샘플링 주기마다 기억하는 기억수단(31)과, 상기 기억수단(31)과 제 2카운터(33)의 오버플로우에 입력단자가 연결되고 제 1 카운터(32)와 제 2 카운터(33)에 출력단자가 연결된 앤드게이트(36)와, 상기 앤드게이트(36)의 출력 신호가 인버터(35)를 통하여 반전된 신호가 입력되고 제 2 카운터(33)에 오버플로우되고 제어블럭(34)에 출력되는 제 1 카운터(32)와, 상기 제 1 카운터(32)의 오버플로우와 앤드게이트(36)의 출력신호가입력되고 앤드게이트(36)의 입력단자에 오버플로우되고 제어블럭에 출력되는 제 2 카운터(33)와, 상기 제1, 2카운터(32,33)의 출력을 받아 PWM 신호를 발생하는 제어블럭(34)으로 구성된 것을 특징으로 하는 디지탈/아날로그 변환회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920027317A 1992-12-31 1992-12-31 디지탈/아날로그 변환기 KR950002301B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920027317A KR950002301B1 (ko) 1992-12-31 1992-12-31 디지탈/아날로그 변환기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920027317A KR950002301B1 (ko) 1992-12-31 1992-12-31 디지탈/아날로그 변환기

Publications (2)

Publication Number Publication Date
KR940017242A true KR940017242A (ko) 1994-07-26
KR950002301B1 KR950002301B1 (ko) 1995-03-16

Family

ID=19348471

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920027317A KR950002301B1 (ko) 1992-12-31 1992-12-31 디지탈/아날로그 변환기

Country Status (1)

Country Link
KR (1) KR950002301B1 (ko)

Also Published As

Publication number Publication date
KR950002301B1 (ko) 1995-03-16

Similar Documents

Publication Publication Date Title
KR900005707A (ko) Pwm형 d/a변환기
KR940006348A (ko) D/a 변환장치 및 a/d 변환장치
KR870001709A (ko) D/a 변환기
KR940017242A (ko) 디지탈/아날로그 변환기
KR830008557A (ko) 튜너
KR880003474A (ko) 디지탈 서보 회로
GB1505688A (en) Non-linear type digital-to-analogue converter
KR940010538A (ko) 업/다운 카운터를 이용한 정현파 발생장치
KR940017241A (ko) 디지탈/아날로그 변환기
KR860002186A (ko) 시분할형(時分割型) a/d·d/a 변환기
NZ336785A (en) Optical device for converting N-bit serial optical signal into N-bit parallel optical signal
KR920003769A (ko) 서라운드 제어회로
KR870005392A (ko) 주종(主從) 래치회로
KR940004957A (ko) 펄스폭변조 발생장치
KR960009423A (ko) 게이트신호를 n분주하여 샘플링 주파수를 n배로 늘리는 장치
KR970055487A (ko) 가변형 슬루율 제어 로직회로
KR890016540A (ko) D/a컨버터 조절회로
KR860002177A (ko) 직류 전동기용 비지연 펄스폭변조장치
JPS5762627A (en) Analogue-digital converter
KR850002183A (ko) 아날로그/디지탈 변환회로도
KR960016308A (ko) 음성수신기의 dtmf신호 발생회로
KR970705070A (ko) 증분기/감분기(Incrementor/Decrementor)
KR940013251A (ko) 감마보정 방법 및 보정회로
KR980006866A (ko) 디지털 데드타임 회로
KR890013888A (ko) 디지틀 캐리어 발생기를 이용한 디지틀방식의 pwm 신호발생기

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050221

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee