KR940015892A

KR940015892A - Jpeg 무손실 코딩장치 및 그 제어방법

Info

Publication number: KR940015892A
Application number: KR1019920023454A
Authority: KR
Inventors: 주종후; 심영진
Original assignee: 이해욱; 한국전기통신공사
Priority date: 1992-12-05
Filing date: 1992-12-05
Publication date: 1994-07-22

Abstract

본 발명은 JPEG 무손실 코딩장치 및 그 제어방법에 관한 것으로, 컴퓨터 (10)로부터 콘트롤 신호, 데이타 및 어드레스 신호를 전송받아 디지틀 시그날 프로세서(20)에 전송하고, 디지틀 시그날 프로세서(20)로부터 응답신호를 받아 컴퓨터 (10)에 전송하는 콘트롤레지스터(30)와, 컴퓨터(10)와 디지틀 시그날 프로세서(20)로부터 각각 콘트롤 신호를 전송받고 컴퓨터(10)와 디지틀 시그날 프로세서(20)로부터 각각 데이타 및 어드레스신호를 전송받아 콘트롤 레지스터(30)의 뱅크선택신호에 의해 뱅크를 지정하는 공유메모리(40)와, 공유메모리(40)와 데이타 통신을 하고 콘트롤러(51)로부터 제어받는 국부메모리(50)로 구성하여 무손실로 데이타의 압축 및 복원을 실시간으로 처리할 수 있고 고속으로 고해상도의 정지영상을 전송하도록 하는 장치 및 그 제어방법에 관하여 기술한 것이다.

Description

JPEG 무손실 코딩장치 및 그 제어방법

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제2도는 본 발명에 따른 JPEG 무손실 코딩장치에 대한 블럭도, 제3-1 및 3-2도는 본 발명의 동작을 설명하기 위한 플로우 챠트도.

Claims

JPEG 무손실 코딩장치에 있어서, 퍼스널 컴퓨터(10)의 버스인터페이스장치 (11)의 콘트롤, 데이타 및 어드레스 버스(12,13 및 14)에 의하여 컴퓨터(10)로부터의 제어신호, 데이타, 어드레스신호를 전송받아 이에 따른 각종 제어신호를 디지틀 시그날 프로세서(2)에 전송하고, 상기 디지틀 시그날 프로세서(20)로부터의 응답신호를 전송받아 컴퓨터에 전송하는 콘트롤 레지스터(30)와, 상기 컴퓨터(10)의 버스인터페이스장치(11)의 데이타버스(13)와 디지틀 시그날 프로세서(20)의 버스인터페이스장치(21)의 데이타버스(23)간을 연결하는 제1버퍼(61)와, 상기 컴퓨터(10)의 버스인터페이스장치(11)의 어드레스버스(14)와 디지틀 시그날 프로세서(20)의 버스인터페이스장치(21)의 어드레스버스(24)간을 연결하는 제2버퍼(62)와, 상기 컴퓨터 (10)의 콘트롤버스(12)와 디지틀 시그날 프로세서(20)의 콘트롤버스(12)와 디지틀 시그날 프로세서(20)의 콘트롤버스(22)에 의해 제어신호를 전송받고, 상기 디지틀시그날 프로세스(20)의 데이타버스(23)에 접속되어 컴퓨터(10) 및 디지틀 시그날 프로세서(20)와 데이타를 송수신하며, 상기 디지틀 시그날 프로세서(20)의 어드레스버스(24)에 접속되어 컴퓨터(10) 및 디지틀 시그날 프로세서(20)의 어드레스 신호를 전송받고, 상기 제2버퍼(62)를 통하여 콘트롤 레지스터(30)로부터의 뱅크 선택신호를 수신하는 공유메모리(40)와, 상기 디지틀 시그날 프로세서(20)의 데이타버스(23)에 의하여 디지틀 시그날 프로세서(20)에서 수행된 데이타에 따라 프로그램을 제공하는 국부메모리(50) 및, 상기 디지틀 시그날 프로세서의 어드레스버스 (24)에 의하여 어드레스신호를 수신하고, 다지틀 시그날 프로세서에 내장된 타이머 (25)에 의하여 리프레쉬 주기를 설정하여 국부메모리(50)를 제어하는 콘트롤로(51)로 이루어지는 것을 특징으로 하는 JPEG 무손실 코딩장치.
제1항에 있어서, 상기 콘트롤 레지스타(30)는 컴퓨터(10)아 디지틀 시그날 프로세서(20)간의 송수신 신호를 제어하도록 9개의 비트로 구성되는 것을 특징으로 하는 JPEG 무손실 코딩장치.
제2항에 있어서, 상기 콘트롤 레지스타(30)는9개의 비트중 비트 0-6은 디지틀 시그날 프로세서(20)와 제어신호를 송수신하도록 구성되며, 비트 7-8은 공유메모리(40)에 뱅크선택신호를 전송하도록 제2버퍼(62)에 연결구성되는 것을 특징으로 하는 JPEG 무손실 코딩장치.
제1항에 있어서, 상기 공유메모리(40)는 장치의 초기화와 적용 알고리즘을 수행하기 위하여 입출력이 용이한 SRAM인 것을 특징으로 하는 JPEG 무손실 코딩장치.
제1항 또는 제4항에 있어서, 상기 공유메모리(40)는 256kByte로서 64kByte씩 4개의 메모리 뱅크로 나누어 컴퓨터(10)와 공유되도록 구성하는 것을 특징으로 하는 JPEG 무손실 코딩장치.
제1항에 있어서, 상기 국부메모리(50)는 압축알고리즘을 수행할 수 있도록 4MByte의 DRAM인 것을 특징으로 하는 JPEG 무손실 코딩장치.
JPEG 무손실 코딩장치의 제어방법에 있어서, 시작신호로부터 컴퓨터(10)를 초기화하는 단계와, 상기단계로부터 컴퓨터(10)는 콘트롤 레지스터(30)에 메모리 뱅크를 선택하기 위한 신호를 전송하는 단계와, 상기 단계로부터 콘트롤 레지스터 (30)는 제1회선(31)을 통해 컴퓨터(10)에 의한 소프트웨어 초기화 신호를, 제2회선 (32)을 통해 홀트신호를 디지틀 시그날 프로세서(20)에 전송하는 단계와, 상기 단계로부터 디지틀 시그날 프로세서(20)는 디지틀 시그날 프로세서의 버스 인터페이스장치(21)를 고임피던스 상태로 변화시킨후 제3회선(33)을 통해 콘트롤 레지스터 (30)에 홀트확인 신호를 전송하는 단계와, 상기 단계로부터 콘트롤 레지스터(30)는 컴퓨터(10)에 홀트 확인신호를 전송하고, 컴퓨터(10)는 이에 따라 공유메모리(40)에 데이타를 전송한후 홀트신호를 해제하면서 콘트롤 레지스터(30)의 제4회선(34)을 통해 디지틀 시그날 프로세서(20)에 대한 컴퓨터 인터럽트 요구신호 0-2를 전송하는 단계와, 상기 단계로부터 디지틀 시그날 프로세서(20)는 인터럽트 요구신호에 따라 인터럽트 0-2중 하나에 인터럽트를 발생한 후 요구된 인터럽트 서비스 프로그램을 수행완료한 다음 제5회선(35)를 통해 인터럽트 확인신호를 콘트롤 레지스터 (30)을 거쳐 컴퓨터(10)에 전송하는 단계와, 상기 단계로부터 컴퓨터(10)는 콘트롤 레지스터(30)의 제6회선(36)을 통해 뱅크 선택신호를 공유메모리(40)에 전송하여 디지틀 시그날 프로세서(20)에서 처리된 데이타가 저장된 메모리 뱅크를 선택하는 단계와, 상기 단계로부터 메모리 뱅크를 선택한 컴퓨터(10)는 콘트롤 레지스타(20)를 통해 홀트신호를 디지틀 시그날 프로세서(20)에 전송하는 단계와, 상기 단계로부터 디지틀 시그날 프로세서(20)는 홀트신호에 의해 현재 진행중인 명령을 수행완료한 다음 홀트확인 신호를 콘트롤 레지스터(20)를 통해 컴퓨터(10)에 전송하는 단계와, 상기 단계로부터 컴퓨터(10)는 디지틀 시그날 프로세서(20), 공유메모리(40) 및 국부메모리(50)에서 처리된 영상데이타를 데이타버스(13 및 23)를 통해 전송받아 리딩한후 홀트신호를 해제하는 단계로 이루어지는 것을 특징으로 하는 JPEG 무손실 코딩장치의 제어방법.

※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.