KR940015848A - 데이타 처리 시스템 - Google Patents

데이타 처리 시스템 Download PDF

Info

Publication number
KR940015848A
KR940015848A KR1019930026445A KR930026445A KR940015848A KR 940015848 A KR940015848 A KR 940015848A KR 1019930026445 A KR1019930026445 A KR 1019930026445A KR 930026445 A KR930026445 A KR 930026445A KR 940015848 A KR940015848 A KR 940015848A
Authority
KR
South Korea
Prior art keywords
data
memory
input
multiplexer
predetermined number
Prior art date
Application number
KR1019930026445A
Other languages
English (en)
Other versions
KR100288659B1 (ko
Inventor
렌데르트 레프코 빌렘
Original Assignee
프레데릭 얀 스미트
필립스 일렉트로닉스 엠. 브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프레데릭 얀 스미트, 필립스 일렉트로닉스 엠. 브이. filed Critical 프레데릭 얀 스미트
Publication of KR940015848A publication Critical patent/KR940015848A/ko
Application granted granted Critical
Publication of KR100288659B1 publication Critical patent/KR100288659B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
    • G06F15/8053—Vector processors
    • G06F15/8076—Details on data register access
    • G06F15/8084—Special arrangements thereof, e.g. mask or switch
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation

Abstract

연속하는 제1및 연속하는 제2의 데이타의 병렬 제1및 제2의 시퀀스를 각각 처리하는 데이타 처리 시스템은 제1및 제2의 데이타를 받는 메모리 입력을 갖고 그것을 저장하는 메모리 수단및 메모리 수단의 메모리 출력에 결합되어 메모리 수단에 의해 공급된 저장된 제1의 데이타중의 사전결정된 수의 선택된 데이타 또는 저장된 제2의 데이타중의 사전결정된 수의 데이타를 받으며, 그것을 연산하는 연산 수단을 포함한다. 메모리 수단은 하나의 워드의 제1및 제2의 필드로서 메모리입력에 병렬로 제공된 제1및 제2의 데이타를 저장하도록 동작되고, 각 워드는 한번의 액세스에 의해 검색가능하다. 시스템은 메모리 출력과 연산 수단사이에 접속되고, 특정 워드를 받고, 사전결정된 수의 연속하는 제1의 데이타및 사전결정된 수의 연속하는 제2데이타를 연산수단에 교대로 또한 병렬로 공급하는 재배열 수단을 포함한다. 이 시스템은 통상 스테레로 오디오 기기로서 유용하다.

Description

데이타 처리 시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 시스템의 제1의 블럭도, 제2도는 본 발명의 시스템의 제2의 블럭도, 제3도는 본 발명의 시스템의 제3의 블럭도.

Claims (4)

  1. 연속하는 제1및 연속하는 제2의 데이타의 병렬 제1및 제2의 시퀀스를 각각 처리하는 데이타 처리 시스템으로서, 저장을 위해 상기 제1및 제2의 데이타를 받도록 메모리 입력을 갖는 메모리 수단과, 상기 메모리 수단에서 공급된 저장된 제1의 데이타중의 사전결정된 수의 선택된 데이타 또는 저장된 제2의 데이타중의 사전결정된 수의 선택된 데이타로 받도록 상기 메모리 수단의 메모리 출력에 결합되어 그것을 연산하는 연산 수단을 포함하는 데이타 처리 시스템에 있어서, 상기 메모리 수단은 하나의 워드의 제1및 제2의 필드로서 메모리입력에 병렬로 제공된 상기 제1및 제2의 데이타를 저장하도록 동작되고, 상기 각 워드는 한번의 액세스에 의해 검색가능하고. 상기 데이타 처리 시스템은 상기 메모리 출력과 상기 연산 수단사이에 접속되고, 특정 워드를 받고, 사전설정된 수의 연속하는 제1의 데이타및 사전결정된 수의 연속하는 제2의 데이타를 상기 연산 수단에 교대로 또한 병렬로 공급하는재배열 수단을 포함하는 것을 특징으로 하는 데이타 처리 시스템.
  2. 제1항에 있어서, 상기 사전결정된 수는 2이고, 상기 연산 수단은 이항 연산자를 적용하도록 동작하는 이항 연산자 수단을 구비하는 데이타 처리 시스템.
  3. 제1항 또는 제2항에 있어서, 상기 재배열 수단은 모듈을 포함하고, 상기 모듈은 상기 특정 워드의 상기 제1및 제2의 필드를 받도록 상기 메모리 출력에 접속된 제1및 제2의 데이타 입력과, 상기 제1의 데이타 입력에 접속된제1의 멀티플렉서 입력을 갖는 제1의 멀티플렉서와, 상기 제2의 데이타 입력에 접속된 레지스터 입력및 상기 제1의 멀티플렉서의 제2의 멀티플렉서 입력에 접속된 제1의 레지스터 출력을 갖는 제1의 레지스터와, 상기 제1의 레지스터 출력에 접속된 제1의 멀티플렉서 입력, 상기 제1의 데이타 입력에 접속된 제2의 멀티플렉서 입력및 상기 연산수단에 접속된 제2의 멀티플렉서 출력을 갖는 제2의 멀티플렉서와, 상기 제1의 멀티플렉서의 출력에 접속된 제2의 레지스터 입력 및 상기 연산 수단에 접속된 제2의 레지스터 출력을 갖는 제2의 레지스터를 갖는 데이타 처리 시스템.
  4. 스테레오 오디오 기기로서 실현된 제1항, 제2항 또는 제3의 데이타 처리 시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930026445A 1992-12-04 1993-12-03 데이터 처리 시스템 KR100288659B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP92203765.0 1992-12-04
EP92203765 1992-12-04

Publications (2)

Publication Number Publication Date
KR940015848A true KR940015848A (ko) 1994-07-21
KR100288659B1 KR100288659B1 (ko) 2001-05-02

Family

ID=8211102

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930026445A KR100288659B1 (ko) 1992-12-04 1993-12-03 데이터 처리 시스템

Country Status (4)

Country Link
US (1) US5432724A (ko)
JP (1) JPH06274314A (ko)
KR (1) KR100288659B1 (ko)
DE (1) DE69325786T2 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5903480A (en) * 1997-09-29 1999-05-11 Neomagic Division-free phase-shift for digital-audio special effects
US6279020B1 (en) * 1997-12-23 2001-08-21 U.S. Philips Corporation Programmable circuit for realizing a digital filter
US8516026B2 (en) * 2003-03-10 2013-08-20 Broadcom Corporation SIMD supporting filtering in a video decoding system
JP5022577B2 (ja) * 2005-04-15 2012-09-12 オンセミコンダクター・トレーディング・リミテッド Ｆｉｒフィルタ演算器
CN110032745A (zh) * 2018-01-11 2019-07-19 富士通株式会社 生成传感器数据的方法和设备及计算机可读存储介质

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3997771A (en) * 1975-05-05 1976-12-14 Honeywell Inc. Apparatus and method for performing an arithmetic operation and multibit shift
EP0042452B1 (en) * 1980-06-24 1984-03-14 International Business Machines Corporation Signal processor computing arrangement and method of operating said arrangement
US4594655A (en) * 1983-03-14 1986-06-10 International Business Machines Corporation (k)-Instructions-at-a-time pipelined processor for parallel execution of inherently sequential instructions
WO1984003970A1 (en) * 1983-03-30 1984-10-11 Siemens Ag Hybrid associative memory and method for the retrieval and sorting of data contained therein
US4604695A (en) * 1983-09-30 1986-08-05 Honeywell Information Systems Inc. Nibble and word addressable memory arrangement
US4692888A (en) * 1984-10-03 1987-09-08 Advanced Micro Devices, Inc. Method and apparatus for generating and summing the products of pairs of numbers
US4931973A (en) * 1986-07-30 1990-06-05 Asghar Safdar M Method of generating updated transversal filter coefficients
FR2605769B1 (fr) * 1986-10-22 1988-12-09 Thomson Csf Operateur polynomial dans les corps de galois et processeur de traitement de signal numerique comportant un tel operateur
JPH0734228B2 (ja) * 1987-02-23 1995-04-12 株式会社東芝 複合類似度法によるパタ−ン認識装置
US5010509A (en) * 1988-10-05 1991-04-23 United Technologies Corporation Accumulator for complex numbers
US5204828A (en) * 1989-02-10 1993-04-20 Intel Corporation Bus apparatus having hold registers for parallel processing in a microprocessor
US5155824A (en) * 1989-05-15 1992-10-13 Motorola, Inc. System for transferring selected data words between main memory and cache with multiple data words and multiple dirty bits for each address
US5091851A (en) * 1989-07-19 1992-02-25 Hewlett-Packard Company Fast multiple-word accesses from a multi-way set-associative cache memory
US5121502A (en) * 1989-12-20 1992-06-09 Hewlett-Packard Company System for selectively communicating instructions from memory locations simultaneously or from the same memory locations sequentially to plurality of processing
US5177698A (en) * 1990-07-09 1993-01-05 Eastman Kodak Company Selectable power of two coefficient signal combining circuit
JP2866754B2 (ja) * 1991-03-27 1999-03-08 三菱電機株式会社 演算処理装置
US5282155A (en) * 1992-11-19 1994-01-25 Bell Communications Resarch, Inc. Adaptive digital filter architecture for parallel output/update computations

Also Published As

Publication number Publication date
JPH06274314A (ja) 1994-09-30
US5432724A (en) 1995-07-11
DE69325786D1 (de) 1999-09-02
DE69325786T2 (de) 2000-02-17
KR100288659B1 (ko) 2001-05-02

Similar Documents

Publication Publication Date Title
KR910012962A (ko) Dma제어기
HK1072989A1 (en) Method, processor and system for performing operation of data according to instruction
KR830009518A (ko) 병렬처리용(竝列處理用)데이터 처리 시스템
KR830008252A (ko) 데이타 처리 시스템
KR850003650A (ko) 텔레텍스트류 신호 디코더
KR860006743A (ko) 데이타 처리 시스템
DE69516881D1 (de) Speichervorrichtung und datenverarbeitungssystem mit einer solchen speichervorrichtung
KR920004996A (ko) 전자기기장치
KR920022117A (ko) 메모리 억세스 장치
ES2108035T3 (es) Proceso de datos de imagenes.
KR930002961A (ko) 멀티프로세서 파이프라인에 걸리는 프로세싱 로드를 동적으로 균형시키기 위해 높은 레벨의 명령신호를 프로세싱하는 장치 및 방법
KR910010330A (ko) 직접 메모리 액세스 용량을 갖는 병렬 포트
KR920020951A (ko) 영상신호 처리장치
KR950034266A (ko) 연상메모리
KR940015848A (ko) 데이타 처리 시스템
KR950704744A (ko) 프레임 버퍼내에 고속 멀티-컬러 저장장소를 제공하기 위한 방법 및 장치(method and apparatus for providing fast multi-color storage in a frame buffer)
KR860700300A (ko) 입력 기억 회로 수단 및 그 분배 사용방법
KR900018793A (ko) 정렬처리장치의 제어데이타 생성장치
KR970068365A (ko) 통신제어장치 및 그것을 사용한 통신시스템
KR970029033A (ko) 프로세서의 벡터 데이타 조정 장치
KR900005296A (ko) 버퍼 기억장치 시스템
MX171149B (es) Aparato y metodo substitucion de un cuadro de pagina en un sistema de procesamiento de datos que tiene un direccionamiento de memoria virtual
JPS5688559A (en) Pipeline arithmetic unit
KR910003485A (ko) 데이타 서플러
JPS5919290A (ja) 共用メモリシステム

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee