KR940013040A - 통신장치의 공통메모리의 미스리드 방지방법 - Google Patents
통신장치의 공통메모리의 미스리드 방지방법 Download PDFInfo
- Publication number
- KR940013040A KR940013040A KR1019920022128A KR920022128A KR940013040A KR 940013040 A KR940013040 A KR 940013040A KR 1019920022128 A KR1019920022128 A KR 1019920022128A KR 920022128 A KR920022128 A KR 920022128A KR 940013040 A KR940013040 A KR 940013040A
- Authority
- KR
- South Korea
- Prior art keywords
- master
- common memory
- reset
- mislead
- prevent
- Prior art date
Links
Landscapes
- Computer And Data Communications (AREA)
Abstract
공통메모리를 가지는 이중화 통신장치의 데이타 리드 방법은 인터럽트 콘트롤러의 데이타버스의 데이타를 리드하여 상대보드의 리셋을 판단하는 단계와, 상기 상대보드의 리셋시 리셋 상태 플래그의 셋카운터를 증가시키고 상대보드가 마스터 인지 슬레이브 인지를 체크하는 단계와, 상기 체크단계에서 마스터이면 탈장여부 감시장치에 모드셋을 시키는 명령을 인가하며 상기 상대보드의 상태를 상위로 전달하고 마스터로서 동작하는 단계를 가짐을 특징으로 한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 적용되는 통신장치의 전체 블럭도,
제2도는 본 발명의 공통 메모리 실장 상태도,
제3도는 본 발명의 이해를 돕기위해 적용된 리셋시의 파형도,
제4도는 제3도에 따른 리셋시의 각 블럭의 동작상태 흐름도.
Claims (2)
- 공통메모리를 가지는 이중화 통신장치의 데이타 리드 방법에 있어서 인터럽트 콘트롤러의 데이타버스의 데이타를 리드하여 상대보드의 리셋을 판단하는 단계와, 상기 상대보드의 리셋시 리셋 상태 플래그의 셋카운터를 증가시키고 상대보드가 마스터 인지 슬레이브 인지를 체크하는 단계와, 상기 체크단계에서 마스터이면 탈장여부 감시장치에 모드셋을 시키는 명령을 인가하며 상기 상대보드의 상태를 상위로 전달하고 마스터로서 동작하는 단계를 가짐을 특징으로 하는 방법.
- 제1항에 있어서, 상기 리셋 판단 단계가 탈장을 판단하는 단계를 더 가짐을 특징으로 하는 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920022128A KR940013040A (ko) | 1992-11-23 | 1992-11-23 | 통신장치의 공통메모리의 미스리드 방지방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920022128A KR940013040A (ko) | 1992-11-23 | 1992-11-23 | 통신장치의 공통메모리의 미스리드 방지방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR940013040A true KR940013040A (ko) | 1994-06-25 |
Family
ID=67211063
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920022128A KR940013040A (ko) | 1992-11-23 | 1992-11-23 | 통신장치의 공통메모리의 미스리드 방지방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940013040A (ko) |
-
1992
- 1992-11-23 KR KR1019920022128A patent/KR940013040A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940012147A (ko) | 마이크로컴퓨터 시스템 | |
| KR880009497A (ko) | 제 1 전자장치와 제 2 전자장치 상이의 데이터처리방식 | |
| KR950003999A (ko) | 정보 처리 시스템 | |
| KR920008574A (ko) | 확장 유닛이 접속 가능한 컴퓨터 시스템의 버스 제어방법 및 장치 | |
| KR940013040A (ko) | 통신장치의 공통메모리의 미스리드 방지방법 | |
| JPS648580A (en) | Memory device for electronic equipment | |
| KR970002668A (ko) | 시스템 버스용 소프터웨어 드라이버 | |
| KR960025046A (ko) | 슬레이브 저장 디바이스 액세스 방법 및 데이타 프로세싱 시스템 | |
| KR910006852A (ko) | 메모리 제어 시스템 및 방법 | |
| KR910006855A (ko) | 인터럽트 제어회로 | |
| KR910010317A (ko) | Cpu의 동작모드를 체크하면서 리쥼처리를 하는 리쥼제어 시스템 및 방법 | |
| KR950015104A (ko) | 버스 감시기를 이용한 불가분 싸이클 지원방법 | |
| KR960018826A (ko) | 메일 박스 기능을 이용한 보드상태 관리 방법 | |
| KR930014128A (ko) | 1개의 점퍼핀을 이용한 데이지 체인 구성방법 | |
| KR910006829A (ko) | 컴퓨터에 외부 입출력 콘트롤러를 접속시킬 수 있는 cpu대기 시간 제어 방법 및 시스템 | |
| JP2501666Y2 (ja) | ユニット２重化装置 | |
| KR910012928A (ko) | 컴퓨터의 메모리 확장 시스템 | |
| KR900010554A (ko) | 마이크로 프로세서의 폭주감시 회로 | |
| KR930014104A (ko) | 팬디드(Pended) 프로토콜에서 데이타 응답동작을 최단시간에 마치는 응답 제어기의 구현방법 | |
| KR930020277A (ko) | 공유메모리를 이용한 데이타 전송 방법 | |
| KR890015139A (ko) | 컴퓨터의 의사(pseudo) 디스크램 시스탬 | |
| KR910006832A (ko) | 컴퓨터에 장비되는 표시 디스플레이의 제어방법 및 시스템 | |
| SE9701895D0 (sv) | Method and device for computer systems | |
| KR930014081A (ko) | 네트워크 접속기와 중앙제어장치간의 이중포트 메모리 접속장치 및 제어방법 | |
| KR920006888A (ko) | 시스템 ecr의 데이타 통신방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |