KR940012858A - 듀오바이너리신호 복호기 - Google Patents
듀오바이너리신호 복호기 Download PDFInfo
- Publication number
- KR940012858A KR940012858A KR1019920021230A KR920021230A KR940012858A KR 940012858 A KR940012858 A KR 940012858A KR 1019920021230 A KR1019920021230 A KR 1019920021230A KR 920021230 A KR920021230 A KR 920021230A KR 940012858 A KR940012858 A KR 940012858A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- binary signal
- binary
- reference value
- flop
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/44—Sequential comparisons in series-connected stages with change in value of analogue signal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Dc Digital Transmission (AREA)
- Optical Communication System (AREA)
- Error Detection And Correction (AREA)
Abstract
본 발명은 듀오바이너리신호를 바이너리신호로 복호하는 회로에 관한 것으로, 종래의 아날로그방식에 비해 복호의 신뢰도를 높이고 전송에러를 정정해주는 기능을 부가한 것이다.
본 발명은, 저역필터와 A/D변환기를 이용하여 아날로그형태의 듀오바이너리신호를 디지탈신호로 바꾸어준 후 일정한 비교기준값을 제공하는 기준값공급부의 기준값과 상기 디지탈신호의 크기를 비교함으로써 바이너리신호를 추출하는 디지탈방식의 듀오바이너리신호 복호기이다. 상기의 수단에 신호지연 특성을 갖는 두개의 플립플롭과 입력되는 세개의 바이너리값중 다수를 차지하는 값을 선택하여 출력하는 다수결판정부로 이루어지는 오류정정수단을 부가하면 복호의 신뢰도를 향상시킬 수 있다.
본 발명은 일반적으로 듀오바이너리신호의 바이너리신호로의 변환이 필요한 분야에 적용될 수 있으며, 특히 MAC(Multiplexed Analog Component)방식 TV시스템이나 VCR에 적용이 가능하다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명 디지탈방식의 듀오바이너리 복호기의 블럭도,
제3도는 제2도에 도시된 다수결판정부의 구성도.
Claims (3)
- 듀오바이너리신호를 바이너리신호로 변환시키는 듀오바이너리신호 복호기에 있어서, 입력되는 아날로그 듀오바이너리신호를 디지탈신호로 변환시켜주는 A/D변환부 (22)와, 상기 디지탈신호의 바이너리신호로의 변환에 필요한 비교용 상하한기준값을 공급하는 기준값공급부 (24)와, 상기 디지탈신호와 상기 상하한기준값중 상한기준값과의 크기를 비교하여 디지탈신호의 크기가 상하기준값의 크기 보다 클경우 일정한 바이너리신호를 출력하는 제1 비교부(24)와, 상기 디지탈신호와 상기 상하한기준값중 하한기준값과의 크기를 비교하여 디지탈신호의 크기가 하한기준값의 크기 보다 작은 경우 상기 제1 비교부와 동일한 바이너리신호를 출력하는 제2 비교부(26)와, 상기 제1 비교부와 제2 비교부의 출력을 논리합하여 상기 디지탈신호의 값이 상기 상하한기준값의 범위 내부 또는 외부에 포함되는 것에 따라 일정한 바이너리신호를 출력하는 논리소자(30)를 포함함을 특징으로 하는 듀오바이너리신호 복호기.
- 제1항에 있어서, 상기 논리소자(30)의 출력을 한클럭 지연시켜 출력하는 제1 플립플롭(32)과, 상기 제1 플립플롭(32)의 출력을 한클럭 지연시켜 출력하는 제2 플립플롭(34)과, 상기 논리소자(30)와 제1 플립플롭(32) 및 제2 플립플롭(34)에서 각각 출력되는 바이너리신호를 입력으로 하여 상기 바이너리신호중 다수를 차지하는 바이너리신호를 선택하여 출력하는 다수결판정부(36)를 부가하므로써 에러정정이 가능함을 특징으로 하는 듀오 바이너리신호 복호기.
- 제2항에 있어서, 다수결판정부(36)는 상기 바이너리신호중 두개씩 조합한 것을 입력으로 하는 복수개의 논리곱소자들(40, 42, 44)과, 상기 복수개의 논리곱소자들의 출력을 논리합 하므로써 상기 바이너리신호중 다수를 차지하는 바이너리신호를 선택하여 출력하는 논리합소자(46)를 포함함을 특징으로 하는 듀오바이너리신호 복호기.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920021230A KR100188914B1 (ko) | 1992-11-12 | 1992-11-12 | 듀오바이너리신호 복호기 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920021230A KR100188914B1 (ko) | 1992-11-12 | 1992-11-12 | 듀오바이너리신호 복호기 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940012858A true KR940012858A (ko) | 1994-06-24 |
| KR100188914B1 KR100188914B1 (ko) | 1999-06-01 |
Family
ID=19343004
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920021230A KR100188914B1 (ko) | 1992-11-12 | 1992-11-12 | 듀오바이너리신호 복호기 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100188914B1 (ko) |
-
1992
- 1992-11-12 KR KR1019920021230A patent/KR100188914B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100188914B1 (ko) | 1999-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0308982A2 (en) | Analog-to-digital converter having an excellent signal-to-noise ratio for small signals | |
| CA1219338A (en) | Signal processing circuit | |
| US4668989A (en) | Fading circuit for video signals | |
| US4991021A (en) | Digital video signal compensation circuit | |
| KR920004347B1 (ko) | 아나로그/디지탈변환회로 | |
| US4768015A (en) | A/D converter for video signal | |
| US4858008A (en) | Apparatus for the digital generation of vertical synchronizing and field identification signals | |
| KR940012858A (ko) | 듀오바이너리신호 복호기 | |
| US3594509A (en) | Delta modulator apparatus | |
| US4553042A (en) | Signal transition enhancement circuit | |
| KR920007607B1 (ko) | 디지탈 텔레비젼 수상기에 있어서 콘트라스트 조정회로 | |
| US4792794A (en) | Differential pulse code modulation system with neutralization of direct current information | |
| US5257301A (en) | Direct digital frequency multiplier | |
| US4875044A (en) | Digital limiting circuit | |
| JP3182165B2 (ja) | Ａ／ｄ変換回路 | |
| US5214510A (en) | Adaptive digital aperture compensation and noise cancel circuit | |
| US4204163A (en) | Minimum group pulse code modem having shape and amplitude codes | |
| KR950022158A (ko) | 아날로그/디지탈 플래시 변환용 병합 디코딩 회로 | |
| KR0166889B1 (ko) | 파셜 리스펀스 클래스-4 신호검출장치 | |
| US7248196B1 (en) | Analog-to-digital converters employing cascaded phase-reversing switches | |
| KR950012837B1 (ko) | 휘도신호 및 색신호의 변환 매칭 회로 | |
| KR200239645Y1 (ko) | 텔레비전의 동기 신호 극성 고정 장치 | |
| KR950007978B1 (ko) | 듀오바이너리 변환 회로 | |
| KR950002303B1 (ko) | 듀얼코딩 모드를 갖는 부호기 | |
| KR100304868B1 (ko) | 가변길이디코더장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20071221 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |